[發明專利]具有通觸點的半導體器件及相關的制造方法

無效

• 申請號: 201110309959.X
• 申請日: 2011-10-13
• 公開（公告）號: CN102543848A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: R·黎克特;J·奈恩里奇;H·許勒
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法，所述方法包含：

形成覆蓋所述的摻雜區域的第一層的電介質材料；

在所述的第一層的電介質材料中形成導電觸點，所述導電觸點覆蓋并電連接所述的摻雜區域；

形成覆蓋所述的柵極結構、所述的導電觸點、及所述的第一層的電介質材料的第二層的電介質材料；

在覆蓋所述的導電觸點的所述第二層中形成第一空隙區域；

形成覆蓋所述的第二層的第三層的電介質材料；

在所述第三層中形成第二空隙區域，所述第二空隙區域的至少一部分覆蓋所述第一空隙區域的至少一部分；以及

在所述的第二空隙區域中形成導電材料，所述的導電材料填補所述的第一空隙區域以接觸所述的導電觸點。

2.如權利要求1所述的制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法，其中形成所述的第三層包含在形成所述第一空隙區域后形成所述的第三層。

3.如權利要求1所述的制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法，其中所述的第一空隙區域的綜合比小于一。

4.如權利要求1所述的制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法，其中所述的第二層的厚度小于50nm。

5.如權利要求1所述的制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法，其中：

形成所述的第三層的電介質材料包含沉積第一金屬互連層的層內電介質；以及

形成所述的導電材料包含在所述的第二空隙區域中沉積所述的第一金屬互連層的導電金屬材料。

6.如權利要求1所述的制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法，其中形成所述的導電材料包含在所述的第二空隙區域中形成銅材料。

7.如權利要求6所述的制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法，其中形成所述的導電觸點包含：

移除覆蓋所述的摻雜區域的所述的第一層的電介質材料的一部分以形成第三空隙區域；以及

在所述的第三空隙區域中形成第二導電材料。

8.如權利要求7所述的制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法，進一步包含在形成所述的第一層的電介質材料前在所述的摻雜區域上形成觸點區域，所述的觸點區域由所述的第三空隙區域暴露出來，其中形成所述的第二導電材料包含在所述的第三空隙區域中沉積鎢材料，所述的鎢材料接觸所述的觸點區域并且在所述的銅材料與所述的觸點區域之間提供電連接。

9.如權利要求7所述的制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法，進一步包含在形成所述的第二層的電介質材料前平坦化所述的第二導電材料以獲得與所述的柵極結構對齊的平面表面，其中平坦化所述的第二導電材料造成所述的導電觸點的高度實質上等于所述柵極結構的高度。

10.如權利要求9所述的制造包括覆蓋半導體基板的柵極結構及形成在所述的半導體基板中相鄰所述的柵極結構的摻雜區域的器件的方法，其中：

形成所述的第二層包含整合沉積覆蓋所述的平面表面的氮化物材料；以及

形成所述的第三層包含在形成所述的第一空隙區域后整合沉積覆蓋所述的氮化物材料的一層氧化物材料。