[發(fā)明專利]一種減少雙層前金屬介電質(zhì)層開裂的方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201110309734.4
• 申請(qǐng)日: 2011-10-13
• 公開（公告）號(hào): CN102446745A
• 公開（公告）日: 2012-05-09
• 發(fā)明（設(shè)計(jì)）人: 徐強(qiáng);陳玉文;鄭春生
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/3105
• 分類號(hào): H01L21/3105
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體集成電路制造中的半導(dǎo)體器件領(lǐng)域，特別涉及一種減少雙層前金屬介電質(zhì)層開裂的方法。

背景技術(shù)

隨著CMOS技術(shù)按摩爾定律而高速發(fā)展，當(dāng)器件的關(guān)鍵尺寸已縮小至90nm之下以后，沉積PMD通常需要采用高密度等離子體化學(xué)氣相沉積（HDP?CVD）形成。該方法是同時(shí)進(jìn)行沉積和蝕刻，其需要較高的等離子體密度以及較大功率的射頻電源，通常所用的射頻功率為5000瓦以上。

中國(guó)專利CN01110119披露一種可改善高密度等離子體化學(xué)氣相沉積法所成形的金屬層間介電層均勻度控制不佳的情況的制造方法，首先是在制作有多個(gè)內(nèi)連導(dǎo)線的半導(dǎo)體基底上，共形形成一均勻性與附著性佳的薄PE-TEOS。而后，以高密度等離子體化學(xué)氣相法于第一氧化層上形成第二氧化層，并填入那些內(nèi)連導(dǎo)線間的間隙。最后，再以等離子體增強(qiáng)化學(xué)氣相沉積法于第二氧化層上形成第三氧化層。根據(jù)本發(fā)明的方法，不僅可達(dá)到極佳的間隙填充效果，可改善介電層品質(zhì)不佳的情形。

中國(guó)專利CN200480027564涉及在半導(dǎo)體基底中填充縫隙的方法。在反應(yīng)室中提供基底和含有至少一種重氫化合物的氣體混合物。使該氣體混合物反應(yīng)而通過同時(shí)進(jìn)行的層沉積和蝕刻在基底上形成材料層。該材料層填充縫隙，使得縫隙內(nèi)的材料是基本上沒有間隙的。本發(fā)明包括提供改善沉積速率均勻性的方法。材料在至少一種選自D₂、HD、DT、T₂和TH的氣體的存在條件下沉積在表面上。在沉積期間凈沉積速率橫跨表面具有的偏差程度在其他方面基本上相同的條件下相對(duì)于使用H₂沉積發(fā)生的偏差程度獲得了可測(cè)得的改善。

中國(guó)專利CN03109044提供一種具有雙層保護(hù)層的鑲嵌金屬內(nèi)連線結(jié)構(gòu)，包含有一半導(dǎo)體晶片；一介電層設(shè)于該半導(dǎo)體晶片上，該介電層內(nèi)形成有一鑲嵌凹洞；一銅金屬導(dǎo)線，設(shè)于該鑲嵌凹洞內(nèi)，該銅金屬導(dǎo)線具有一經(jīng)過CMP研磨過的上表面，使該上表面約與該介電層齊平；以及一雙層保護(hù)層，包括一HDPCVD氮化硅層以及一摻雜碳化硅(doped?silicon?carbide)上層覆于該銅金屬導(dǎo)線的上表面。該銅金屬導(dǎo)線層的該上表面是在CMP研磨后，以氫氣等離子體或氨氣(ammonia)等離子體預(yù)處理。該高密度等離子體化學(xué)氣相沉積氮化硅層是利用在350℃下的高密度等離子體化學(xué)氣相沉積(HDPCVD)法沉積而成。

利用HDP方法在形成PMD時(shí)，由于其等離子體密度高、功率大以及生長(zhǎng)的時(shí)間長(zhǎng)，在實(shí)際生產(chǎn)過程中，會(huì)造成對(duì)柵極氧化層的損傷，使其漏電流增加，器件的可靠性下降。

為了降低沉積前金屬介電質(zhì)層時(shí)等離子體對(duì)柵極氧化層的損傷，可采用雙層前金屬層沉積法，其中第一層為HDP方法沉積的PSG（磷硅玻璃），第二層為等離子體增強(qiáng)化學(xué)氣相沉積法（PECVD）沉積的SiO₂，其中HDP?PSG中的P主要用來捕獲游離于器件中的金屬離子。

然而這兩種不同性質(zhì)的薄膜在其界面粘結(jié)的不好，在后續(xù)的加工步驟過程中，容易產(chǎn)生開裂的現(xiàn)象。

發(fā)明內(nèi)容

鑒于上述問題，本發(fā)明的目的在于提供一種減少雙層前金屬介電質(zhì)層開裂的方法，本發(fā)明在HDP?PSG沉積完成以后，利用含氧的等離子體對(duì)PSG表面進(jìn)行鈍化處理，降低了其上表面的P含量，使得該層薄膜的性質(zhì)更加接近與二氧化硅，從而增加了該層薄膜上表面同后續(xù)PECVD二氧化硅下表面的粘結(jié)性能，非常適于實(shí)用。

本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。

本發(fā)明提出的一種減少雙層前金屬介電質(zhì)層開裂的方法，該工藝步驟如下：

1）提供具有N/PMOS的襯底；

2）在襯底上沉積氮化硅蝕刻阻擋層；

3）在氮化硅蝕刻阻擋層上沉積第一前金屬介電質(zhì)層；

4）對(duì)第一前金屬介電質(zhì)層進(jìn)行含氧的等離子體處理；

5）在第一前金屬介電質(zhì)層上沉積第二前金屬介電質(zhì)層；

6)?對(duì)第二前金屬介電質(zhì)層進(jìn)行化學(xué)機(jī)械研磨以達(dá)到設(shè)計(jì)要求厚度；

本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)：

所述第一前金屬介電質(zhì)層為HDP?PSG，其中磷濃度的含量為2-8%，厚度為800～2000A。

所述沉積第一前金屬介電質(zhì)層的溫度小于500℃。

所述第二前金屬介電質(zhì)層為由PECVD方法沉積的不含磷二氧化硅薄膜，厚度為3000～10000A，沉積溫度為300～500℃。