[發明專利]MOSFET及其制造方法

有效

• 申請號: 201110308554.4
• 申請日: 2011-10-12
• 公開（公告）號: CN103050525A
• 公開（公告）日: 2013-04-17
• 發明（設計）人: 朱慧瓏;梁擎擎;尹海洲;駱志炯
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

技術領域

本發明涉及一種MOSFET及其制造方法，更具體地，涉及一種具有背柵的MOSFET及其制造方法。

背景技術

集成電路技術的一個重要發展方向是金屬氧化物半導體場效應晶體管(MOSFET)的尺寸按比例縮小，以提高集成度和降低制造成本。然而，眾所周知的是隨著MOSFET的尺寸減小會產生短溝道效應。隨著MOSFET的尺寸按比例縮小，柵極的有效長度減小，使得實際上由柵極電壓控制的耗盡層電荷的比例減少，從而閾值電壓隨溝道長度減小而下降。

在MOSFET中，一方面希望提高器件的閾值電壓以抑制短溝道效應，另一方面也可能希望減小器件的閾值電壓以降低功耗，例如在低電壓供電應用、或同時使用P型和N型MOSFET的應用中。

溝道摻雜是調節閾值電壓的已知方法。然而，如果通過增加溝道區的雜質濃度來提高器件的閾值電壓，則載流子的遷移率變小，引起器件性能變劣。并且，溝道區中高摻雜的離子可能與源區和漏區和溝道區鄰接區域的離子中和，使得所述鄰接區域的離子濃度降低，引起器件電阻增大。

通過在絕緣埋層的下方設置接地面(即接地的背柵)可以抑制短溝道效應。然而，在包含不同柵長的MOSFET的集成電路中，雖然背柵的高摻雜濃度對于較短柵長的MOSFET而言可以有效地抑制短溝道效應，但對于較長柵長的MOSFET而言卻可能導致過高的閾值電壓。因而，希望針對不同柵長的MOSFET調節閾值電壓。

而且，在SOI?MOSFET中，背柵與源/漏區之間還可能發生短路。在圖10中示出的現有技術的SOI?MOSFET的結構，背柵18和包括源/漏區(未示出)的半導體層13之間由絕緣埋層12隔開。然而，絕緣埋層12的厚度例如約為5nm-30nm，在源/漏區摻雜步驟或硅化步驟期間可能不期望地形成背柵18和源/漏區之間的導電路徑22’。在形成導電通道的步驟中，由于蝕刻接觸孔時的失準，也可能不期望地形成背柵18和源/漏區之間的導電通道24′。

因此，仍然期望在利用背柵調節器件的閾值電壓的同時解決背柵和源/漏區之間發生短路的問題。

發明內容

本發明的目的是提供一種利用背柵調節閾值電壓的MOSFET。

根據本發明的一方面，提供一種在SOI晶片中形成的MOSFET，所述SOI晶片包括半導體襯底、絕緣埋層和半導體層，所述絕緣埋層位于所述半導體襯底上，所述半導體層位于所述絕緣埋層上，所述MOSFET包括：淺溝槽隔離區，在所述半導體層中限定有源區；柵疊層，位于所述半導體層上；源區和漏區，位于所述半導體層中且位于所述柵疊層兩側；溝道區，位于所述半導體層中且夾在所述源區和漏區之間；背柵，位于所述半導體襯底中；第一假柵疊層，與所述半導體層和所述淺溝槽隔離區之間的邊界重疊；以及第二假柵疊層，位于所述淺溝槽隔離區上，其中，所述MOSFET還包括位于柵疊層和第一假柵疊層之間并且分別與源區和漏區電連接的導電通道、以及位于第一假柵疊層和第二假柵疊層之間并且與背柵電連接的導電通道。

根據本發明的另一方面，提供一種在SOI晶片上制造MOSFET的方法，所述SOI晶片包括半導體襯底、絕緣埋層和半導體層，所述絕緣埋層位于所述半導體襯底上，所述半導體層位于所述絕緣埋層上，所述方法包括：在所述半導體中形成淺溝槽隔離區以限定有源區；執行背柵離子注入，在所述半導體襯底中形成背柵；在所述半導體層上形成柵疊層；在所述半導體層和所述淺溝槽隔離區之間的邊界重疊的位置形成第一假柵疊層；在所述淺溝槽隔離區上形成第二假柵疊層；采用柵疊層和第一假柵疊層作為硬掩模，執行源/漏離子注入，在所述半導體層中形成自對準的源區和漏區；以及在柵疊層和第一假柵疊層之間形成分別與源區和漏區電連接的導電通道，并且在第一假柵疊層和第二假柵疊層之間形成與背柵電連接的導電通道。

本發明的MOSFET包括在半導體襯底中形成的背柵。在向背柵施加偏置電壓時，產生的偏置電場穿過絕緣埋層作用在溝道上。該MOSFET可以通過改變背柵中的摻雜類型和摻雜濃度而實現對閾值電壓的調節。

而且，本發明的MOSFET包括與半導體層和淺溝槽隔離區之間的邊界重疊的第一假柵疊層、以及位于淺溝隔離區上的第二假柵疊層，在源/漏區摻雜及硅化時可以采用MOSFET的柵疊層、第一假柵疊層和第二假柵疊層作為硬掩模以自對準的方式形成硅化物，從而一方面避免源區和漏區的導電通道與背柵電連接，另一方面避免背柵的導電通道與源區和漏區電連接，從而切斷了背柵和源/漏區之間的導電路徑，防止背柵和源/漏區之間短路的發生。