[發(fā)明專利]組合EEPROM/閃速非易失性存儲器電路

有效

• 申請?zhí)枺?/td>: 201110302419.9
• 申請日: 2011-10-08
• 公開（公告）號: CN102446923A
• 公開（公告）日: 2012-05-09
• 發(fā)明（設(shè)計(jì)）人: 森克·奧斯特敦;克里斯托夫·漢斯·約阿西姆·加爾貝;安德烈亞斯·嫩特維格;尼爾斯·桑德斯費(fèi)爾德
• 申請（專利權(quán)）人: NXP股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 倪斌

1.一種非易失性存儲器電路，所述非易失性存儲器電路包括：

存儲器行，其中至少一個存儲器行包括至少一個電可擦除可編程只讀存儲器(EEPROM)存儲器元件和至少一個閃速存儲器元件，并且所述至少一個EEPROM存儲器元件和所述至少一個閃速存儲器元件配置為并行地訪問；以及

支持電路，與存儲器行相連，其中所述至少一個存儲器行中的所述至少一個EEPROM存儲器元件和所述至少一個閃速存儲器元件共享所述支持電路的一部分。

2.根據(jù)權(quán)利要求1所述的非易失性存儲器電路，其中

所述至少一個EEPROM存儲器元件的每一個包括一個或多個EEPROM存儲器單元，

所述至少一個閃速存儲器元件的每一個包括一個或多個閃速存儲器單元，

所述一個或多個EEPROM存儲器單元的每一個包括EEPROM單元晶體管，以及

所述一個或多個閃速存儲器單元的每一個包括閃速單元晶體管。

3.根據(jù)權(quán)利要求2所述的非易失性存儲器電路，其中

所述至少一個EEPROM存儲器元件的每一個配置用于存儲數(shù)據(jù)字，以及

所述至少一個閃速存儲器元件的每一個配置用于存儲另一數(shù)據(jù)字。

4.根據(jù)權(quán)利要求2所述的非易失性存儲器電路，其中

所述一個或多個EEPROM存儲器單元的每一個還包括訪問晶體管，以及

所述一個或多個閃速存儲器單元的每一個還包括另一訪問晶體管。

5.根據(jù)權(quán)利要求4所述的非易失性存儲器電路，其中訪問晶體管與電源電壓線相連，并且配置用于當(dāng)激活所述電源電壓線時選擇存儲器行的每一EEPROM單元晶體管和每一閃速單元晶體管。

6.根據(jù)權(quán)利要求5所述的非易失性存儲器電路，其中所述至少一個存儲器行還包括選擇晶體管，以及其中每一個選擇晶體管與第二電源電壓線以及EEPROM存儲器元件之一相連。

7.根據(jù)權(quán)利要求6所述的非易失性存儲器電路，其中選擇晶體管配置用于在激活時將第二電源電壓線與所述EEPROM存儲器元件之一相連，以及配置用于在去激活時將第二電源電壓線與所述EEPROM存儲器元件之一分離。

8.根據(jù)權(quán)利要求7所述的非易失性存儲器電路，其中閃速存儲器單元的閃速單元晶體管與第三電源電壓線相連，并且配置用于當(dāng)激活第三電源電壓線時是可訪問的。

9.根據(jù)權(quán)利要求2所述的非易失性存儲器電路，其中所述至少一個存儲器行只包括一個EEPROM存儲器元件。

10.根據(jù)權(quán)利要求1所述的非易失性存儲器電路，其中所述支持電路包括：

讀出放大器，配置用于測量所述至少一個EEPROM存儲器元件或所述至少一個閃速存儲器元件的電壓或電流；

模式選擇電路，配置用于產(chǎn)生選擇所述至少一個EEPROM存儲器元件、所述至少一個閃速存儲器元件、或者并行地選擇所述至少一個EEPROM存儲器元件和所述至少一個閃速存儲器元件的信號；以及

電源電路，配置用于向所述至少一個EEPROM存儲器元件和所述至少一個閃速存儲器元件供電。

11.根據(jù)權(quán)利要求1所述的非易失性存儲器電路，還包括：

地址總線，配置用于接收存儲器地址；

列解碼器，與地址總線相連，并且配置用于選擇與所述存儲器地址相對應(yīng)的EEPROM存儲器元件或閃速存儲器元件位于哪一存儲器列；以及

行解碼器，與地址總線相連，并且配置用于選擇與所述存儲器地址相對應(yīng)的EEPROM存儲器元件或閃速存儲器元件位于哪一存儲器行。