[發明專利]利用回寫排序的連貫性控制

有效

• 申請號: 201110302096.3
• 申請日: 2011-09-28
• 公開（公告）號: CN102541465A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 克里斯索弗·威廉·萊科克;安東尼·約翰·哈里斯;布魯斯·詹姆斯·梅休森;斯圖爾特·大衛·比勒斯
• 申請（專利權）人: ARM有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F9/46
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 宋鶴

技術領域

本發明涉及數據處理領域，并且具體地涉及維持由經由互連(interconnect)連接到用于存儲數據的至少一個存儲器的多個主控裝置(master)組成的系統中的數據的連貫性(coherency)，該系統具有用于一個或多個主控裝置以及有可能互連中的數據的子集的副本的本地存儲裝置。

背景技術

存在與如下系統相關聯的連貫性問題，在這些系統中，多個啟動器設備或主控裝置經由互連電路被連接到存儲器并且存在被提供用于該互連和/或啟動器設備中的數據的子集的本地存儲裝置。

為了解決這些問題，已設計出了連貫互連，在這些連貫互連中具有用于維持經過它們的事務請求的排序并且用于確保數據項的當前版本被返回(如果該數據項被請求的話)的連貫性控制電路。該連貫性控制電路通過生成探聽事務(由探聽請求、探聽響應以及可選地，探聽數據形成)來進行動作，探聽事務用于查詢諸如緩存之類的本地儲存裝置的狀態以及存儲在其中的值并且確保所請求數據的最新版本被返回。當本地儲存裝置中的副本被覆寫以新值時，該本地副本被標記為臟的(dirty)以使得當探聽被執行時將會清楚這是該數據項的最近版本。在稍后的某時刻處，該系統將執行回寫(writeback)以將該新值寫入存儲器，于是該本地副本不再被標記為臟的，并且存儲器也保存了最近的版本。

該技術認識到，由于與通常在復雜的當代電路上執行的事務相關聯的可變延遲，所發出的探聽請求和其它事務可能以它們被發出的排序不同的排序來完成。

該技術還認識到，重要的是，對同一地址的回寫會以它們被發出的排序完成。如果這不是這樣的情況：較早的回寫將覆寫較晚的回寫，并且數據項的過期值將被存儲在存儲器中。這先前已通過拖延針對訪問回寫處于未決狀態的地址的探聽請求的任何響應并請求在稍后再次發送該請求而得到了解決。如果這被實現，則到該地址的任何其它事務不能完成，并且因此，可以保證回寫將按正確的排序發生。該技術的缺點包括：在需要完成被拖延的探聽以便使另外的請求完成時有發生死鎖情形的可能、以及與重新發送探聽請求相關聯的增加的能耗和延遲。

本發明的實施例力圖解決與不按排序進行的回寫相關聯的問題，且不會不當地增加能耗或降低性能。

發明內容

從第一方面看，本發明提供了一種用于數據處理裝置的互連電路，一種用于數據處理裝置的互連電路，該互連電路被配置為提供用于將多個啟動器設備與至少一個接收設備互連的路線，所述至少一個接收設備中的至少一個包括用于存儲將由該處理裝置處理的至少一個數據項的至少一個存儲器，所述多個啟動器設備中的至少一個包括用于存儲在所述至少一個存儲器中存儲的所述數據項的子集的本地副本的緩存，該互連電路包括：多個輸入端口，用于接收來自所述多個啟動器設備的事務請求；至少一個輸出端口，用于將事務請求輸出到所述至少一個接收設備；多條路徑，用于在所述多個輸入與所述至少一個輸出之間傳送所述事務請求；連貫性控制電路，用于維持去往相同數據存儲位置的所述事務請求中的至少一些事務請求行進通過該互連電路的順序，以便維持由該數據處理裝置處理的數據項的連貫性；該互連電路被配置為不利用該連貫性控制電路來控制回寫事務請求，以使得所述回寫事務請求獨立于被路由通過該連貫性控制電路的事務請求而行進，所述回寫事務請求是從包括所述緩存的所述至少一個啟動器設備接收的寫事務請求并且用于利用所述數據項之一的本地存儲更新值來更新所述至少一個存儲器。

本發明認識到，在具有同一數據項的多個副本的系統中，存在該數據項因為較老版本覆寫較新版本而被損壞的可能性。就此而言，系統被設立為使得數據項的最新版本如此被標記，并且如果其被存儲在本地，則使得回寫功能被提供，其中，在某點時，該數據項的該新版本被寫入存儲器中以使得該存儲器具有更新后的版本。雖然存儲器和本地儲存裝置具有不同版本，但是，重要的是，本地儲存裝置中的版本被標記為是最新近版本以使得不正確版本不被使用。