[發(fā)明專利]利用回寫排序的連貫性控制

有效

• 申請?zhí)枺?/td>: 201110302096.3
• 申請日: 2011-09-28
• 公開（公告）號: CN102541465A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設(shè)計(jì)）人: 克里斯索弗·威廉·萊科克;安東尼·約翰·哈里斯;布魯斯·詹姆斯·梅休森;斯圖爾特·大衛(wèi)·比勒斯
• 申請（專利權(quán)）人: ARM有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F9/46
• 代理公司: 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 宋鶴

1.一種用于數(shù)據(jù)處理裝置的互連電路，所述互連電路被配置為提供用于將多個啟動器設(shè)備與至少一個接收設(shè)備互連的路線，所述至少一個接收設(shè)備中的至少一個包括用于存儲將由所述處理裝置處理的至少一個數(shù)據(jù)項(xiàng)的至少一個存儲器，所述多個啟動器設(shè)備中的至少一個包括用于存儲在所述至少一個存儲器中存儲的所述數(shù)據(jù)項(xiàng)的子集的本地副本的緩存，所述互連電路包括：

多個輸入端口，用于接收來自所述多個啟動器設(shè)備的事務(wù)請求；

至少一個輸出端口，用于將事務(wù)請求輸出到所述至少一個接收設(shè)備；

多條路徑，用于在所述多個輸入與所述至少一個輸出之間傳送所述事務(wù)請求；

連貫性控制電路，用于維持去往相同數(shù)據(jù)存儲位置的所述事務(wù)請求中的至少一些事務(wù)請求行進(jìn)通過所述互連電路的順序，以便維持由所述數(shù)據(jù)處理裝置處理的數(shù)據(jù)項(xiàng)的連貫性；

所述互連電路被配置為不利用所述連貫性控制電路來控制回寫事務(wù)請求，以使得所述回寫事務(wù)請求獨(dú)立于被路由通過所述連貫性控制電路的事務(wù)請求而行進(jìn)，所述回寫事務(wù)請求是從包括所述緩存的所述至少一個啟動器設(shè)備接收的寫事務(wù)請求并且用于利用所述數(shù)據(jù)項(xiàng)之一的本地存儲更新值來更新所述至少一個存儲器。

2.根據(jù)權(quán)利要求1所述的互連電路，其中，所述事務(wù)請求包括讀事務(wù)請求和寫事務(wù)請求，所述讀事務(wù)請求中的至少一些受所述連貫性控制電路控制。

3.根據(jù)權(quán)利要求2所述的互連電路，其中，所有的所述讀事務(wù)請求受所述連貫性控制電路控制。

4.根據(jù)權(quán)利要求2所述的互連電路，其中，所述寫事務(wù)請求中的至少一些受所述連貫性控制電路控制，而所述回寫事務(wù)請求不受所述連貫性控制電路控制。

5.根據(jù)權(quán)利要求2所述的互連電路，其中，所述事務(wù)請求還包括緩存維護(hù)請求，所述緩存維護(hù)請求通過所述連貫性控制電路被發(fā)送。

6.根據(jù)權(quán)利要求1所述的互連電路，其中，所述多條路徑包括用于發(fā)送讀事務(wù)請求的讀路徑和用于發(fā)送寫事務(wù)請求的寫路徑。

7.根據(jù)權(quán)利要求6所述的互連電路，其中，所述事務(wù)請求還包括緩存維護(hù)請求，所述緩存維護(hù)請求通過所述連貫性控制電路被發(fā)送，其中所述緩存維護(hù)請求沿著所述讀路徑被發(fā)送。

8.根據(jù)權(quán)利要求1所述的互連電路，其中，經(jīng)過所述連貫性控制電路的寫路徑和讀路徑經(jīng)過至少一點(diǎn)的序列中的一點(diǎn)。

9.根據(jù)權(quán)利要求1所述的互連電路，其中，所述連貫性控制電路被配置為通過生成查詢事務(wù)來維持由所述數(shù)據(jù)處理裝置處理的數(shù)據(jù)項(xiàng)的連貫性，所述查詢事務(wù)用于避免所述多個啟動器設(shè)備中的任一個上的緩存內(nèi)的本地存儲數(shù)據(jù)與從所述多個啟動器設(shè)備中的另一個接收的事務(wù)請求之間的任何連貫性沖突。

10.根據(jù)權(quán)利要求1所述的互連電路，其中，所述輸入端口中的至少一個輸入端口包括與之相關(guān)聯(lián)的數(shù)據(jù)儲存裝置，用于存儲由連接到所述至少一個輸入端口的所述啟動器處理的數(shù)據(jù)項(xiàng)的本地副本，所述數(shù)據(jù)項(xiàng)的所述本地副本的連貫性受所述連貫性控制電路控制。

11.根據(jù)權(quán)利要求10所述的互連電路，其中，所述數(shù)據(jù)儲存裝置包括小型緩存。

12.根據(jù)權(quán)利要求1所述的互連電路，其中，所述輸入端口中的至少一個輸入端口包括用于保持所接收的事務(wù)請求的裝置，所述至少一個輸入端口被配置為向所述其它啟動器設(shè)備中的至少一個發(fā)送與所保持的事務(wù)請求有關(guān)的至少一個查詢，并且響應(yīng)于接收到響應(yīng)，將所述響應(yīng)與所保持的事務(wù)請求相關(guān)聯(lián)并且進(jìn)一步發(fā)送它們。

13.根據(jù)權(quán)利要求1所述的互連電路，其中，所述至少一個接收設(shè)備被配置為接收寫事務(wù)請求和讀事務(wù)請求兩者并且按照由存儲器控制器確定的順序來處理所述讀事務(wù)請求和所述寫事務(wù)請求，所述連貫性控制電路被配置為在所述連貫性控制電路能夠保證所述讀事務(wù)請求完成之前，不進(jìn)一步發(fā)送讀事務(wù)請求。

14.根據(jù)權(quán)利要求1所述的互連電路，其中，所述連貫性控制電路被配置為在向所述啟動器中的可能存儲有一存儲位置中所存儲的數(shù)據(jù)項(xiàng)的本地副本的至少一個啟動器發(fā)出至少一個查詢之前，不向該存儲位置發(fā)送寫唯一事務(wù)，并且被配置為僅當(dāng)從針對所述至少一個查詢的響應(yīng)中清楚了所述數(shù)據(jù)將通過所述寫唯一事務(wù)被檢索時才進(jìn)一步發(fā)送所述寫唯一事務(wù)，其中，寫唯一事務(wù)是去往存儲位置的、確保使得存儲在所述存儲位置的數(shù)據(jù)項(xiàng)的任意本地副本無效的寫事務(wù)。