[發明專利]電荷泵電路

有效

• 申請號: 201110301129.2
• 申請日: 2011-09-28
• 公開（公告）號: CN102355127A
• 公開（公告）日: 2012-02-15
• 發明（設計）人: 楊光軍
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H02M3/07
• 分類號: H02M3/07
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及一種電荷泵電路，特別是涉及一種用于產生閃存的編程/擦除電壓的電荷泵電路。

背景技術

一般而言，閃存具有兩個柵極，一浮置柵極與一控制柵極，其中浮置柵極用以存儲電荷，控制柵極則用以控制數據的輸入與輸出。浮置柵極的位置在控制柵極之下，由于與外部電路并沒有連接，是處于浮置狀態?？刂茤艠O則通常與字線(Word?Line，WL)連接。這種結構的閃存由于具有高的編程效率，字線的結構還具有可以避免“過擦除”等優點，應用廣泛。

由于在集成電路芯片上制作高密度的半導體元件時，必須盡力考慮如何縮小每一存儲單元的大小與電力，當前往往采用在兩個存儲單元的懸浮柵之間設置一字線控制柵，使得兩個存儲單元可以共用一字線的閃存結構，如圖1所示，該閃存包含兩個存儲單元：存儲單元a與存儲單元b，其包括半導體襯底10、懸浮柵FG0/FG1、控制柵CG0/CG1、位線BL0/BL1以及共用的字線WL。

以下將以對存儲單元a的編程/擦除操作為例，當對存儲單元a進行進行編程操作時，各電壓的典型值為V_CG0＝8V，V_CG1＝3V，V_WL＝1.6V，V_BL0＝5V，I_BL1＝I_dp，其中V_CG0與V_CG1分別為存儲單元a與存儲單元b的控制柵電壓，V_WL為字線電壓，V_BL0與I_BL1分別為存儲單元a與存儲單元b的位線電壓與位線電流；而對存儲單元a進行擦除時：各電壓的典型值為V_WL＝8V，V_CG0＝V_CG1＝-7V。

對于上述編程/擦除所需的8V、5V及-7V電壓(在此分別定義為第一編程高壓VP1、第二編程高壓VP2及負高壓VN)，一般均使用電荷泵電路來獲得。

圖2為現有技術中產生以上第一編程高壓、第二編程高壓及負高壓的電荷泵電路的電路結構圖。如圖2所示，該電荷泵電路包括三組電荷泵，其中第一組正壓電荷泵用于產生第一編程高壓VP1，第二組正壓電荷泵用于產生第二編程高壓VP2，第三組負壓電荷泵用于產生負高壓VN，每組正壓電荷泵均包含m級串聯的電荷泵(如第一級電荷泵、第二級電荷泵...)，每級電荷泵均連接一PMOS晶體管(如PMOS晶體管P1，P2...)源極，每個PMOS晶體管漏極均通過一電容(如電容C1，C2...)連接至一時鐘信號(如CK1，CK3)，圖2中僅示出第二組正壓電荷泵的結構，第三組負壓電荷泵也包含m級串聯的電荷泵(如第一級電荷泵、第二級電荷泵...)，每級電荷泵均連接一NMOS晶體管(如NMOS晶體管N1，N2...)漏極，每個NMOS晶體管源極均通過一電容(如電容C1，C2...)連接至一時鐘信號(如CK1，CK3)。

然而，由于上述的電荷泵電路中每個電荷泵都接有一電容，則存在如下問題：由于各組電荷泵之間電容不能共享，浪費閃存面積，不利于芯片設計。

綜上所述，可知先前技術中電荷泵電路由于電容不能共享導致浪費閃存面積的問題，因此，實有必要提出改進的技術手段，來解決此一問題。

發明內容

為克服上述電荷泵電路由于電容不能共享導致浪費面積的問題，本發明的主要目的在于提供一種電荷泵電路，其通過將電容共享給第二組正壓電荷泵與負壓電荷泵，達到了節省面積的目的，同時，還通過第一組正壓電荷泵給切換開關(PMOS晶體管)偏置，防止發生PN結正偏。

為達上述及其它目的，本發明一種電荷泵電路，至少包括：

第一組正壓電荷泵，用于產生第一編程高壓，其至少包括串聯的m級電荷泵；

第二組正壓電荷泵，用于產生第二編程高壓，其至少包括串聯的k級電荷泵；以及

負壓電荷泵組，用于產生負高壓，其至少包括串聯的k級電荷泵，

其中，該第二組正壓電荷泵的每級電荷泵均連接一PMOS晶體管源極，每一PMOS晶體管柵極均連接至PMOS管使能信號，該負壓電荷泵組的每級電荷泵均連接一NMOS晶體管漏極，每一NMOS晶體管柵極均連接至一NMOS管使能信號，每一PMOS晶體管漏極與對應的NMOS晶體管源極相互連接，并通過一共用電容接至時鐘信號。

進一步地，該第一組正壓電荷泵自第二級電荷泵輸出的每級電壓分別為該第二組正壓電荷泵的每個PMOS管的N阱提供偏置。