[發明專利]靜電放電保護裝置

有效

• 申請號: 201110299454.X
• 申請日: 2011-09-29
• 公開（公告）號: CN103035633A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 代萌
• 申請（專利權）人: 無錫華潤上華半導體有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H02H9/04
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種半導體結構，特別涉及一種靜電放電保護裝置。

背景技術

靜電放電(Electrostatic?Discharge，ESD)是在我們生活中普遍存在的自然現象，但靜電放電時在短時間內產生的大電流，會對集成電路產生致命的損傷，是集成電路生產應用中造成失效的重要問題。例如，對于發生在人體上的靜電放電現象(Human-Body?Model，HBM)，通常發生在幾百個納秒內，最大的電流峰值可能達到幾安培。其他一些模式，如機器放電模式(Machine?Model，MM)、元件充電模式(Charged-Device?Model，CDM)，靜電放電發生的時間更短，電流也更大。如此大的電流在短時間內通過集成電路，產生的功耗會嚴重超過其所能承受的最大值，從而對集成電路產生嚴重的物理損傷并最終失效。為了解決該問題，在實際應用中主要從環境和電路兩方面來解決。環境方面，主要是減少靜電的產生和及時消除靜電，例如應用不易產生靜電的材料、增加環境濕度、操作人員和設備接地等；而電路方面，主要是增加集成電路本身的靜電放電耐受能力，例如增加額外的靜電保護器件或者電路來保護集成電路內部電路不被靜電放電損害。

目前，可控硅整流器(Silicon?Controlled?Rectifier，SCR)由于具有良好的靜電放電保護特性以及相對較小的器件面積，被廣泛應用于集成電路的靜電放電保護電路上。通常地，集成電路中存在由器件結構的設計而生成的寄生SCR，從而提供靜電放電保護。

在美國專利5012317中，提出了一種SCR應用于靜電放電保護的結構。參照圖1所示，所述SCR裝置10包含P型基底11，在該P型基底上形成N型阱12，在該N型阱上形成P型重摻雜(P+)摻雜區域13和N型重摻雜(N+)摻雜區域14，P+摻雜區域13和N+摻雜區域14連接后接到觸點17(即裝置10的輸入端)，在該P型基底上N型阱外形成N型重摻雜(N+)摻雜區域15和P型重摻雜(P+)摻雜區域16，N+摻雜區域15和P+摻雜區域16連接后接到陰極(即裝置10的接地端)。當P型基底11和N型阱12之間的P-N接面崩潰，此SCR裝置導通，ESD電流經由P+摻雜區域14、N型阱12、P型基底11，N+摻雜區域15，然后釋放至接地端。但是該種結構的缺點在于，觸發電壓(Trigger?Voltage)過高(約60V)，且維持電壓(Holding?Voltage)過低(約10V)，對于操作20V-40V的集成電路，無法提供有效的靜電放電保護，且大幅增加了集成電路實際操作時因閂鎖效應(Latch?up)而失效的風險。

在中國專利200510071001.6中公開的一種可控制觸發電壓的靜電放電裝置。參照圖2所示，該靜電放電裝置20形成于P型基底21中，其包括N型阱22、以場氧相隔離的第一N+型區24c與第一P+型區25b、場氧化層26，第二N+型區24a、第二P+型區25a以及第三N+型區24b。其中，該第二P+型區25a、該N型阱22與該P型基底21形成一等效晶體管，而該N型阱22、該P型基板21與該第一N+型區24c則形成另一等效晶體管。場氧化層26用以隔離該第三N+型區24b與該第一N+型區24c。第一電極經由第一電性導體28連接該第一P+型區25b與該第一N+型區24c。第二電極經由第二電性導體27連接該第二N+型區24a與該第二P+型區25a。電性導體27和28可以是金屬材料。其中該第二場氧化層與該第三N+型區相鄰接的邊緣至該N型阱的邊緣為預定距離d。通過調整該預定距離，可決定該靜電放電裝置的觸發電壓。該結構的缺點在于，無法有效地控制維持電壓，仍然無法解決集成電路因閂鎖效應而失效的風險。

發明內容

有鑒于此，有必要提供一種具有適當的觸發電壓和維持電壓的靜電放電保護裝置。

一種靜電放電保護裝置，包括P型基底、P型外延層、N型埋層、第一N型阱、第一P型阱、第二N型阱、ESD摻雜注入層、第一N+型區、第一P+型區、第二N+型區及第二P+型區。P型外延層位于P型基底上；N型埋層位于P型基底中、P型外延層之間；第一N型阱位于N型埋層上、P型外延層之間；第一P型阱位于N型埋層之上，且與第一N型阱相鄰；第二N型阱位于N型埋層之上、第一P型阱及P型外延層之間；ESD摻雜注入層位于第一P型阱與第一N型阱中；第一N+型區、第一P+型區位于ESD摻雜注入層中；第二N+型區、第二P+型區位于ESD摻雜注入層外，并且設置于與該ESD摻雜注入層導電類型相反的所述第一N型阱或所述第一P型阱中。