[發明專利]非均勻溝道無結晶體管

有效

• 申請號: 201110299276.0
• 申請日: 2011-09-28
• 公開（公告）號: CN102610642A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 后藤賢一;吳志強
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

優先權信息

本申請要求于2011年1月21日提交的申請序號為61/434,963，標題為“非均勻溝道無結晶體管”的優先權，該申請的整個公開在此都包含在參考文件中。

技術領域

本發明涉及半導體領域，更具體地，本發明涉及一種非均勻溝道無結晶體管。

背景技術

半導體工業的發展追求具有更高器件密度、更高性能和更低成本的納米技術工藝節點。由于此種發展的出現，制造和設計兩方面問題的挑戰致使三維設計得到發展，諸如，鰭狀場效應晶體管(FinFET)器件。典型的FinFET器件利用從基板中延伸出來的薄的“鰭”(或鰭狀結構)制造而成。該鰭通常包括硅并且形成晶體管器件的主體。晶體管的溝道形成這種垂直的鰭。柵極被設置(例如，包圍)在該鰭上。這種類型的柵極能夠更好地控制溝道。FinFET器件的其他優點包括：減小了短溝道效應和增大了電流。然而，對于傳統的FinFET器件來講，高寄生電阻會對FinFET的漏極的電流量產生不良影響。

因此，雖然現有的制造FinFET器件的方法通常可以達到其預期目的，但并不是在各個方面都完全令人滿意。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，本發明提出了一種半導體器件，包括：位于基板上方的半導體層，所述半導體層具有鰭狀結構；位于所述鰭狀結構上方的柵極結構，所述柵極結構具有柵極介電層和柵電極層，所述柵極結構包圍著所述鰭狀結構的部分；以及位于所述鰭狀結構中的源極/漏極區域；其中，所述鰭狀結構中的摻雜輪廓是非均勻的，并且其中，被所述柵極結構包圍的所述鰭狀結構的部分的第一區域具有比所述鰭狀結構的其余部分更輕的摻雜濃度級別。

在該半導體器件中，所述鰭狀結構包括第一區域、第二區域以及第三區域，并且其中：所述第一區域具有第一摻雜濃度級別；所述第二區域與所述第一區域鄰近設置，并且部分地被所述柵極結構包圍，并且具有第二摻雜濃度級別，所述第二摻雜濃度級別大于所述第一摻雜濃度級別；以及所述第三區域與所述第二區域鄰近設置，但未被所述柵極結構包圍，并且具有第三摻雜濃度級別，所述第三摻雜濃度級別大于所述第二摻雜濃度級別。

在該半導體器件中，所述第一區域和所述柵極結構具有相應的朝向相同方向延伸的第一橫向尺寸和第二橫向尺寸，并且其中，所述第一橫向尺寸為所述第二橫向尺寸的大約1/4至所述第二橫向尺寸的7/8的范圍內。

在該半導體器件中，所述第一區域、第二區域、和第三區域都具有相同的摻雜極性。

在該半導體器件中，所述基板是絕緣基板。

在該半導體器件中，所述基板是體硅基板，并且其中，所述體硅基板和所述半導體基板相反地進行摻雜。

在該半導體器件中，所述半導體基板是N-型的FinFET器件，并且其中，所述柵極結構的功函數比價帶邊緣更接近于導帶邊緣。

在該半導體器件中，所述半導體基板是P-型的FinFET器件，并且其中，所述柵極結構的功函數比導帶邊緣更接近于價帶邊緣。

根據本發明的另一方面，本發明提供了一種FinFET半導體器件，包括：形成在基板上方的鰭狀結構，所述基板包含以下材料中的一種：硅材料和絕緣材料；柵極，所述柵極至少部分地包圍所述鰭狀結構的部分；以及在所述鰭狀結構中形成的源極/漏極；其中：所述鰭狀結構包括第一部分、第二部分、和第三部分；所述第一部分完全被所述柵極包圍；所述第二部分至少部分地被所述柵極包圍，并且具有比所述第一部分更重的摻雜濃度級別；并且所述第三部分未被所述柵極包圍，并且具有比所述第二部分更重的摻雜濃度級別。

在該FinFET半導體器件中，所述第二部分位于所述第一部分和所述第三部分之間；并且所述第一部分、所述第二部分、和所述第三部分都具有相同的摻雜極性。

在該FinFET半導體器件中，所述FinFET器件是N-型器件，并且其中，所述柵極的功函數比價帶邊緣更接近于導帶邊緣。

在該FinFET半導體器件中，所述FinFET器件是P-型器件，并且其中，所述柵極比導帶邊緣更接近于價帶邊緣。