[發明專利]非均勻溝道無結晶體管

有效

• 申請號: 201110299276.0
• 申請日: 2011-09-28
• 公開（公告）號: CN102610642A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 后藤賢一;吳志強
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

1.一種半導體器件，包括：

位于基板上方的半導體層，所述半導體層具有鰭狀結構；

位于所述鰭狀結構上方的柵極結構，所述柵極結構具有柵極介電層和柵電極層，所述柵極結構包圍著所述鰭狀結構的部分；以及

位于所述鰭狀結構中的源極/漏極區域；

其中，所述鰭狀結構中的摻雜輪廓是非均勻的，并且其中，被所述柵極結構包圍的所述鰭狀結構的部分的第一區域具有比所述鰭狀結構的其余部分更輕的摻雜濃度級別。

2.根據權利要求1所述的半導體器件，其中，所述鰭狀結構包括第一區域、第二區域以及第三區域，并且其中：

所述第一區域具有第一摻雜濃度級別；

所述第二區域與所述第一區域鄰近設置，并且部分地被所述柵極結構包圍，并且具有第二摻雜濃度級別，所述第二摻雜濃度級別大于所述第一摻雜濃度級別；以及

所述第三區域與所述第二區域鄰近設置，但未被所述柵極結構包圍，并且具有第三摻雜濃度級別，所述第三摻雜濃度級別大于所述第二摻雜濃度級別。

3.根據權利要求2所述的半導體器件，其中，所述第一區域和所述柵極結構具有相應的朝向相同方向延伸的第一橫向尺寸和第二橫向尺寸，并且其中，所述第一橫向尺寸為所述第二橫向尺寸的大約1/4至所述第二橫向尺寸的7/8的范圍內，或者

所述第一區域、第二區域、和第三區域都具有相同的摻雜極性。

4.根據權利要求1所述的半導體器件，其中，所述基板是絕緣基板，或者

所述基板是體硅基板，并且其中，所述體硅基板和所述半導體基板相反地進行摻雜，或者

所述半導體基板是N-型的FinFET器件，并且其中，所述柵極結構的功函數比價帶邊緣更接近于導帶邊緣，或者

所述半導體基板是P-型的FinFET器件，并且其中，所述柵極結構的功函數比導帶邊緣更接近于價帶邊緣。

5.一種FinFET半導體器件，包括：

形成在基板上方的鰭狀結構，所述基板包含以下材料中的一種：硅材料和絕緣材料；

柵極，所述柵極至少部分地包圍所述鰭狀結構的部分；以及

在所述鰭狀結構中形成的源極/漏極；

其中：

所述鰭狀結構包括第一部分、第二部分、和第三部分；

所述第一部分完全被所述柵極包圍；

所述第二部分至少部分地被所述柵極包圍，并且具有比所述第一部分更重的摻雜濃度級別；并且

所述第三部分未被所述柵極包圍，并且具有比所述第二部分更重的摻雜濃度級別。

6.根據權利要求5所述的FinFET半導體器件，其中：

所述第二部分位于所述第一部分和所述第三部分之間；并且

所述第一部分、所述第二部分、和所述第三部分都具有相同的摻雜極性，或者

所述FinFET器件是N-型器件，并且其中，所述柵極的功函數比價帶邊緣更接近于導帶邊緣，或者

所述FinFET器件是P-型器件，并且其中，所述柵極比導帶邊緣更接近于價帶邊緣。

7.一種制造半導體器件的方法，包括：

在基板上形成半導體層；

將所述半導體層圖案化成鰭狀結構；

在所述鰭狀結構上方形成柵極介電層和柵電極層；

圖案化所述柵極介電層和所述柵電極層，使得所形成的所述柵極結構包圍所述鰭狀結構的部分；以及

實施多個注入工藝，從而在所述鰭狀結構中形成源極/漏極，實施所述多個注入工藝，使得所述鰭狀結構中的摻雜輪廓是非均勻的，并且其中，被所述柵極結構包圍的所述鰭狀結構的部分的第一區域具有比所述鰭狀結構的其他區域更輕的摻雜濃度級別。

8.根據權利要求7所述的方法，其中，實施所述多個注入工藝，使得所述第一區域、第二區域和第三區域形成在所述鰭狀結構中；并且

其中，所述第一區域具有第一摻雜濃度級別；

所述第二區域與所述第一區域鄰近設置，并且部分地被所述柵極結構包圍，并且具有第二摻雜濃度級別，所述第二摻雜濃度級別大于所述第一摻雜濃度級別；并且

所述第三區域與所述第二區域鄰近設置，但未被所述柵極結構包圍，并且具有第三摻雜濃度級別，所述第三摻雜濃度級別大于所述第二摻雜濃度級別。