[發明專利]一種分散聚合式DMA方法及裝置

有效

• 申請號: 201110296634.2
• 申請日: 2011-09-27
• 公開（公告）號: CN102314400A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 蘭進城;張杰;景博;曹捷;林文富;鄭田豐
• 申請（專利權）人: 廣東威創視訊科技股份有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 趙景平;逯長明

技術領域

本發明涉及數據傳輸技術領域，具體涉及一種分散聚合式DMA方法及裝置。

背景技術

DMA(Direct?Memory?Access，直接內存存取)是高速數據傳輸的一種理想方式，DMA將數據在內存與I/O設備間的直接傳輸，數據操作由DMA控制器完成而不需要CPU的參與，大大提高了CPU的利用率。比如，在圖像處理領域，現有的圖像處理過程大致如下：采集圖像數據，用DMA方式通過PCIE(Peripheral?Component?Interconnection?Express，外設組件互連標準擴展)總線將采集到的圖像數據傳送到顯存或者內存，然后利用GPU(GraphicProcessing?Unit，圖形處理器)或者CPU對圖像數據進行處理。

DMA有兩種實現方式，一種是塊傳輸式DMA(block?DMA)方式，另一種是SG-DMA(Scatter?Gather?DMA，分散聚合式DMA)方式。

DMA傳輸數據的過程中通常要求源物理地址和目標物理地址是連續的，但在某些應用中會出現源物理地址和目標物理地址不連續的情況，則DMA傳輸要分成多次完成。針對這類應用，SG-DMA方式通過一個DMA鏈表描述物理不連續的存儲器。DMA控制器傳輸完一塊物理連續的數據后，根據DMA鏈表傳輸下一塊物理連續的數據，最后發起一次中斷。

在現有技術中，通常是將上述DMA鏈表存放在FPGA(Field?ProgrammableGate?Array，即現場可編程門陣列)內部的存儲單元中，這種存放方式至少存在以下缺點：

1.占用FPGA的內部存儲資源。

2.一般FPGA內部的存儲資源有限，因此能夠存放的DMA鏈表比較小，在DMA鏈表較大的情況下，這種方式不能夠滿足要求。

發明內容

本發明實施例針對上述現有技術存在的問題，提供一種分散聚合式DMA方法及裝置，以節省FPGA的內部存儲資源，并滿足復雜應用對較大DMA鏈表的需求。

為此，本發明實施例提供如下技術方案：

一種分散聚合式DMA方法，包括：

CPU將DMA鏈表存儲到FPGA之外的存儲單元中；

DMA控制器從所述CPU獲得總線控制權后，讀取所述DMA鏈表，并根據所述DMA鏈表將外部存儲器中存儲的數據傳送到顯存或內存中；

在所述DMA鏈表對應的數據傳送完成后，DMA控制器釋放總線控制權給所述CPU。

可選地，所述CPU將DMA鏈表存儲到FPGA之外的存儲單元中包括：所述CPU將DMA鏈表存儲到所述外部存儲器中；

所述DMA控制器讀取所述DMA鏈表包括：所述DMA控制器根據DMA鏈表存儲在所述外部存儲器的地址讀取所述DMA鏈表。

可選地，所述CPU將DMA鏈表存儲到FPGA之外的存儲單元中包括：所述CPU將DMA鏈表存儲到所述顯存或內存中；

所述DMA控制器讀取所述DMA鏈表包括：所述DMA控制器通過總線讀取所述DMA鏈表。

優選地，所述方法還包括：數據采集器將采集的數據存儲到所述外部存儲器中。

優選地，所述數據采集器和所述DMA控制器由所述FPGA實現。

一種分散聚合式DMA裝置，包括：CPU、DMA控制器、外部存儲器、FPGA之外的存儲單元、以及顯存或內存；

所述CPU，用于將DMA鏈表存儲到所述FPGA之外的存儲單元中；

所述DMA控制器，用于從所述CPU獲得總線控制權后，讀取所述DMA鏈表，并根據所述DMA鏈表將所述外部存儲器中存儲的數據傳送到所述顯存或內存中，在所述DMA鏈表對應的數據傳送完成后，釋放總線控制權給所述CPU。

可選地，所述FPGA之外的存儲單元為所述外部存儲器；

所述DMA控制器根據DMA鏈表存儲在所述外部存儲器的地址讀取所述DMA鏈表。

可選地，所述FPGA之外的存儲單元為所述顯存或內存；

所述DMA控制器通過總線讀取所述DMA鏈表。

優選地，所述裝置還包括：

數據采集器，用于將采集的數據存儲到所述外部存儲器中。

優選地，所述數據采集器和所述DMA控制器由所述FPGA實現。