[發明專利]有效薄層電荷密度獲取方法

無效

• 申請號: 201110296324.0
• 申請日: 2011-09-30
• 公開（公告）號: CN102313867A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 胡志遠
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G01R31/26
• 分類號: G01R31/26;G01R29/24
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體可靠性評估，且特別涉及有效薄層電荷密度獲取方法。

背景技術

隨著CMOS工藝尺寸的縮小，總劑量輻射效應由于柵氧厚度的減小而得以改善。總劑量輻射效應是器件在輻射環境中所產生一種效應，具體來說，器件在輻射環境下會產生退化。比如在太空應用中，器件在太空中可能要工作數10年，太空高能粒子的長時間輻照會在器件中產生累積，形成總劑量輻射效應；此外，不止是太空應用，地鐵安檢、飛機安檢或生產工藝中的離子注入等情況下，x射線，γ射線等也都會形成總劑量輻射效應，從而造成器件的退化。

盡管CMOS工藝尺寸有所縮小，但是由于淺溝道隔離(STI)氧化層并不相應的減小，仍具有幾百納米的厚度，因此，輻射仍會在STI氧化層中引入電荷，即有效薄層電荷，使得STI氧化層對總劑量輻射效應相當敏感。為了有效的評估器件的可靠性，有必要較為準確的評估有效薄層電荷密度。

離子輻射在隔離絕緣層，尤其是位于靠近STI溝道側墻的位置，所感生的正向氧化層陷阱電荷，在溝道邊緣形成反型層并產生漏電流通路，并成為n溝道MOSFET關態漏-源漏電流的主要來源。圖1中虛線A-A’和B-B’顯示了溝道邊緣的漏-源漏電流通路。其中，MOS晶體管可視作為兩個寄生晶體管和一個主晶體管并聯，STI中的氧化層陷阱電荷反型了兩個寄生晶體管的溝道，因而產生了后續的漏電流通路。

為了更好的研究漏電流所引起的邊緣效應，需要對由離子輻射所引起的寄生晶體管效應進行進一步研究和分析。尤其在窄溝道MOSFET中，不僅應考慮寄生晶體管的退化，并且還應考慮到主晶體管閾值電壓的偏移。由于離子輻射導致的閾值電壓偏移在窄溝道MOS晶體管中較寬溝道MOS晶體管更為明顯。這一效應被稱作為輻射感生窄溝道效應(RINCE)。

在這些研究和分析中，通常需要對沿STI側墻處的有效薄層電荷密度進行估計。目前業界常用的方法較為繁瑣復雜，例如參考圖2，其采用了沿溝道側墻四分之一周期路徑的電荷采集，其中，路徑長度隨距溝道拐角的距離增大而增大，依次增加了能潛在收集的的電荷數量。但是，距離較大時電場強度又較弱，使得電荷產額變低。上述方法不僅計算繁復，而且在劃分和計算過程中多次采用近似、等同等處理方式，并不能準確地對STI氧化層中的有效薄層電荷進行描述。

在生產和常規研究中，為了簡便，可認為沿STI側墻處具有恒定的有效薄層電荷密度。目前業界尚未有方法能夠準確地對有效薄層電荷密度進行獲取，這對器件在輻射環境下的研究與進一步改善以及對器件可靠性的評估都帶來了困難。

發明內容

本發明提出一種有效薄層電荷密度獲取方法，能夠用簡單有效的方法準確地獲取由于輻射所產生的STI層中的有效薄層電荷密度。

為了實現上述技術目的，本發明提出一種有效薄層電荷密度獲取方法，包括：使所述晶體管承受相同的輻射，并在不同的襯底偏置條件下，分別測量每一次在輻射前后的閾值電壓值；獲取所述晶體管在輻射前后的閾值電壓偏移值；根據所述閾值電壓偏移值之差以及其對應的襯底偏置條件，獲取沿STI側墻的有效薄層電荷密度。

可選的，所述施加不同的襯底偏置條件包括使得所述晶體管具有不同的耗盡層最大寬度。

可選的，所述施加不同的襯底偏置條件包括施加不同的基源電壓。

可選的，所述根據閾值電壓偏移值之差以及其對應的襯底偏置條件，獲取沿STI側墻的有效薄層電荷密度包括：所述有效薄層電荷密度與所述晶體管的不同耗盡層最大寬度的差值成反比，并且所述有效薄層電荷密度與所述晶體管的閾值電壓偏移值之差成正比。

可選的，所述有效薄層電荷密度為柵氧化層單位電容、所述晶體管的閾值電壓偏移值之差和溝道寬度的乘積與電子電量和耗盡層最大寬度之差的乘積的兩倍的比值。

本發明的有益效果為：有效地利用了具有不同襯底偏置條件的晶體管的閾值電壓偏移值之間的差值，對由于輻射所產生的STI氧化層中的有效薄層電荷密度進行估算，大大簡化了計算復雜程度，并且能夠準確有效地獲取所需要的有效薄層電荷密度，從而提高了器件可靠性評估的精確度。

附圖說明

圖1為常規NMOS晶體管漏電流的結構示意圖；

圖2為目前業界常用于估算有效薄層電荷密度的結構剖面示意圖；

圖3為本發明有效薄層電荷密度獲取方法一種實施方式的流程示意圖；

圖4為晶體管中電荷分布示意圖。

具體實施方式