[發明專利]襯底、外延片及半導體器件

無效

• 申請號: 201110295490.9
• 申請日: 2011-09-30
• 公開（公告）號: CN102324435A
• 公開（公告）日: 2012-01-18
• 發明（設計）人: 顧昱;鐘旻遠;林志鑫;陳斌
• 申請（專利權）人: 上海晶盟硅材料有限公司
• 主分類號: H01L29/36
• 分類號: H01L29/36
• 代理公司: 上海脫穎律師事務所 31259
• 代理人: 李強

技術領域

本發明涉及一種襯底、外延片及半導體器件。

背景技術

對于半導體器件來說，需要外延層具有完美的晶體結構，而且對外延層的厚度、導電類型、電阻率及電阻均勻性等方面均有一定的要求。半導體的電阻率一般隨著溫度、摻雜濃度、磁場強度及光照強度等因素的變化而改變。

對于外延層與襯底的組合及產品規格是由后道產品應用所決定。電路與電子元件需要在外延片上制作完成，不同的應用如MOS型中PMOS、NMOS、CMOS和雙極型中飽和型和非飽和型。隨著集成電路設計朝向輕、薄、短、小及省電化的發展趨勢，行動通訊、信息家電等產品無不力求節約能源消耗，對于外延產品要求也不斷提高。解決外延片電阻率的變化分布問題，不僅可以滿足外延片輕、薄、小、省電發展趨勢，還可以提高外延片后道電子元件的使用率，有效降低客戶端的產品成本。

襯底，也稱為基板。目前大量使用的同質外延片中，襯底與外延層的主體構成的元素相同，均為硅。摻雜劑主要有n型元素及p型元素。n型元素包括砷AS、銻和磷(PH)；p型元素主要是硼元素。

現有的外延片，襯底與外延層兩者摻雜劑的種類和濃度不相同。如常用的一種外延片，其襯底為N型，即襯底中摻雜n型原子磷、砷或銻中的一種或幾種；其外延層摻雜有p型原子硼。在外延片的生產過程中，存在著普遍的自摻雜現象。自摻雜是由于熱蒸發或者化學反應的副產物對襯底的擴散，襯底中的硅及雜質進入氣相，改變了氣相中的摻雜成分和濃度，從而導致了外延層中的雜質實際分布偏離理想的情況。按產生的原因，自摻雜可分為氣相自摻雜、固相外擴散及系統自摻雜。氣相自摻雜的摻雜物主要來自晶圓的背面和邊緣固相外擴散。固相外擴散的摻雜物主要來自襯底的擴散，摻雜物在襯底與外延層的接觸面由襯底擴散至外延層。系統自摻雜的摻雜物來自氣體晶片，石墨盤和反應爐腔體等外延片生產裝置的內部。

由自摻雜的產生原因可看出，外延片生產過程中，尤其是氣相外延的生產方法中，自摻雜現象難以避免。

如圖1所示為一種外延片的示意圖，由于自摻雜的影響，一般情況下，①處相對于外圈電阻率最高，②、③、④、⑤處次之，最邊緣的⑥、⑦、⑧、⑨處阻值相對更低。有些情況下也會存在邊緣處電阻率高于靠近圓心處電阻率的情況。衡量電阻均勻性的標準通過計算公式可算出，計算公式：電阻率均勻性＝(MAX-MIN)*100％/(MAX+MIN)，MAX為9個點中最大電阻率數值，MIN為9個點中最小電阻率數值。通過此計算公式計算得出的均勻性數值越小，則其均勻性越高，外延片質量越高。

目前，對于外延片的電阻率均勻性可以接受范圍小于5％。而現有技術中的外延片，其電阻率均勻性最低也僅能達到2.5％，按照現有技術生產，電阻率均勻性數值難以再降低。

襯底中的雜質與外延層的雜質的互相擴散，降低了外延層的電阻均勻性。如何提供一種可降低外延層生產過程中的自擴散襯底，以改善外延層電阻率均勻性，一向是業內比較難以克服的問題。

外延層較厚的外延片，其平坦度較差。提高外延片平坦度以提高外延片質量、提高外延片成品率，是本領域需要解決的技術問題之一。

發明內容

本發明的目的是為了克服現有技術中的不足，提供一種可提高外延層平坦度的襯底。

為實現以上目的，本發明通過以下技術方案實現

襯底，包括襯底本體，其特征在于，所述襯底本體背面設置有第一二氧化硅層；在第一二氧化硅層表面設置有多晶硅層；多晶硅層表面設置有第二多晶硅層。

優選地是，所述的第一二氧化硅層厚度為3-7um。

優選地是，所述的多晶硅層厚度為6-10um。

優選地是，所述的第二二氧化硅層厚度為0.8-1.2um。

優選地是，在襯底本體正面設置有單晶硅層。

優選地是，所述的單晶硅層為三氯硅烷與氫氣在900℃～1050℃下反應，反應生成的單晶硅沉積在襯底本體正面形成。

優選地是，所述的三氯硅烷與氫氣通入反應腔內，氫氣的流速為120-170slm/s。

優選地是，所述的單晶硅層厚度為2-5μm。

優選地是，所述的襯底本體為N型。

優選地是，所述的N型襯底本體摻雜有砷、磷及銻中的至少一種元素。

優選地是，所述的襯底本體為P型。

優選地是，所述的P型襯底本體摻雜有硼。

本發明的第二個目的是提供一種外延層電阻均勻性高的外延片。

外延片，其特征在于，包括前述的襯底。

本發明的第三個目的是提供一種半導體器件。