[發明專利]光柵耦合器及其制作方法有效
| 申請號: | 201110294691.7 | 申請日: | 2011-09-29 |
| 公開(公告)號: | CN102323646A | 公開(公告)日: | 2012-01-18 |
| 發明(設計)人: | 仇超 | 申請(專利權)人: | 上海宏力半導體制造有限公司 |
| 主分類號: | G02B6/34 | 分類號: | G02B6/34;G02B6/124;G02B6/136 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 鄭瑋 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 光柵 耦合器 及其 制作方法 | ||
技術領域
本發明涉及光子器件技術領域,特別涉及一種光柵耦合器及其制作方法。
背景技術
集成硅基光學系統,由于其小的器件尺寸,以及與傳統集成電路CMOS工藝良好的兼容性,成為目前研究的一個熱點。許多微納米器件已經在硅基上實現集成,如激光器、調制器、濾波器、耦合器、緩存器等。而光柵用于實現耦合器功能,有著耦合面積小、耦合效率高等優點,從而廣泛用在平面光學系統中。
進入新世紀以來,隨著微納光電集成技術的不斷發展。芯片的集成度越來越高,器件的尺寸不斷縮小,用于傳輸光信號的波導逐漸縮小到了亞微米尺寸。在用于通信波段的眾多光波導材料中,絕緣體上硅材料由于波導層有強大的光限制能力,易于制作亞微米級別的低損耗光波導;同時制備工藝與微電子集成電路工藝兼容,大大減少了制備光電芯片的成本,使之成為實現高密度光電集成電路芯片的最有競爭力的材料之一。然而,如圖1、圖2所示,現有技術光柵耦合器的制作方法包括以下步驟:絕緣層上硅(SOI:silicon-on-insulator)襯底從下往上依次為背襯底6、埋氧化層7,頂硅層(圖中未示);通過刻蝕所述頂硅層形成光波導81,作為光傳輸層,該步刻蝕可以與CMOS的有源區刻蝕一步形成;再采用光刻、刻蝕工藝在光波導81內形成光柵82,將光波導中傳輸的光耦合到光纖中。所述采用光刻、刻蝕工藝在光波導81內形成光柵82是一步淺刻蝕工藝,需要單獨的光罩掩模,增加了工藝流程的復雜程度,成本高。
發明內容
本發明的目的是提供一種與CMOS工藝兼容的光柵耦合器及其制作方法,以簡化工藝、降低成本,同時不影響光柵耦合器的效率。
本發明的技術解決方案是提供一種光柵耦合器,包括絕緣層上硅襯底,所述絕緣層上硅襯底包括背襯底、埋氧化層、頂硅層,還包括在頂層硅中形成的光波導,作為光傳輸層;光波導上的氧化層,用作刻蝕阻擋層;氧化層上的多晶硅光柵,將光波導中傳輸的光耦合到光纖中。
本發明還提供一種光柵耦合器的制作方法:包括以下步驟:
刻蝕絕緣層上硅襯底的頂硅層,形成光波導;
在光波導上熱氧化生長氧化層,在氧化層上沉積多晶硅層;
刻蝕所述多晶硅層,形成光柵。
作為優選:所述刻蝕絕緣層上硅襯底的頂硅層,形成光波導的步驟與CMOS的有源區刻蝕工藝兼容,所述刻蝕所述多晶硅層,形成光柵的步驟與CMOS的柵極區刻蝕工藝兼容。
作為優選:所述氧化層為二氧化硅,與CMOS的柵氧化層制作工藝兼容。
作為優選:所述氧化層的厚度為10-100埃。
作為優選:所述多晶硅層的厚度小于2500埃。
本發明采用兩步分別與CMOS工藝有源區刻蝕工藝和柵極區刻蝕工藝兼容的刻蝕工藝制作光柵耦合器,從而與現有技術相比,省掉一張形成光柵的光罩掩模,也省去一步加工步驟,使得本發明具有工藝簡單,成本低,易于與CMOS晶體管器件集成,同時保持光柵耦合器效率不受影響的優點。
附圖說明
圖1是現有技術的光柵耦合器的剖面圖。
圖2是現有技術的光柵耦合器的俯視圖。
圖3是本發明光柵耦合器的制作流程圖。
圖4是本發明的光柵耦合器的剖面圖。
具體實施方式
本發明下面將結合附圖作進一步詳述:
在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施,本領域技術人員可以在不違背本發明內涵的情況下做類似推廣,因此本發明不受下面公開的具體實施的限制。
其次,本發明利用示意圖進行詳細描述,在詳述本發明實施例時,為便于說明,表示器件結構的剖面圖會不依一般比例作局部放大,而且所述示意圖只是實例,其在此不應限制本發明保護的范圍。此外,在實際制作中應包含長度、寬度及深度的三維空間尺寸。
如圖4所示,本發明的光柵耦合器,包括絕緣層上硅襯底,所述絕緣層上硅襯底包括背襯底1、埋氧化層2、頂硅層(圖中未示),還包括在頂層硅中形成的光波導3,作為光傳輸層;光波導3上的氧化層4,用作刻蝕阻擋層;氧化層4上的多晶硅光柵5,將光波導中傳輸的光耦合到光纖中。
在本實施例中,該光柵耦合器的制作流程圖如圖3所示:
在步驟101中,刻蝕頂層硅形成光波導3;所述刻蝕頂層硅形成光波導3的步驟包括在頂層硅上涂覆第一光刻膠并通過光刻形成光波導窗口,刻蝕光波導窗口內的頂層硅,形成光波導3,再除去第一光刻膠。所述刻蝕頂層硅形成光波導3的步驟與CMOS的有源區刻蝕工藝兼容;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海宏力半導體制造有限公司,未經上海宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110294691.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:電梯遠程節能在線數據采集方法及裝置
- 下一篇:電動卷門保護裝置





