[發明專利]顯示面板驅動裝置

有效

• 申請號: 201110292839.3
• 申請日: 2011-09-30
• 公開（公告）號: CN102446484A
• 公開（公告）日: 2012-05-09
• 發明（設計）人: 富田敬
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/36
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李浩;王忠忠

技術領域

本發明涉及一種驅動顯示面板的顯示面板驅動裝置。

背景技術

在搭載了液晶顯示面板作為顯示面板的液晶顯示裝置中，與包含多個掃描線、與掃描線分別交叉的多個信號線、以及形成于掃描線及信號線的交叉部的像素部的液晶顯示面板一起，設置了顯示面板驅動裝置，該顯示面板驅動裝置包含：向多個掃描線分別提供選擇信號的掃描線驅動器、以及向多個信號線分別提供像素數據信號的信號線驅動器。

目前已知將這種信號線驅動器分別分割成由半導體IC(integrated?circuit：集成電路)芯片構成的多個驅動器IC后構筑而成(例如，參照專利文獻1的圖2)。這些驅動器IC通過沿各驅動器IC形成的電源線、以及共同連接到電源線上且形成在各驅動器IC間的傳遞布線10被級聯連接。傳遞布線10用于經由各驅動器IC來傳送像素數據信號、時鐘信號和各種控制信號。各驅動器IC(例如，參照專利文獻1的圖3)與經傳遞布線10中的時鐘線CLK和緩沖器4提供的時鐘信號同步地，取入像素數據信號，并提供給控制邏輯塊CT。控制邏輯塊CT將對應于該像素數據信號的驅動電壓提供給液晶面板的信號線。

這里，在各驅動器IC內，經緩沖器4提供的時鐘信號經緩沖器8及時鐘線CLK提供給下一級驅動器IC。即，該下一級驅動器IC中，經緩沖器4取入從前一級驅動器IC經時鐘線CLK提供的時鐘信號，再經緩沖器8及時鐘線CLK，將其提供給下一級驅動器IC。

如上所述，若通過級聯連接多個驅動器IC來經由各驅動器IC傳送時鐘信號，則時鐘信號的占空比將緩慢變化。因此，擔心前一級驅動器IC與后一級驅動器IC中時鐘信號的占空比會不同。

因此，在各驅動器IC中，為了在使時鐘信號的占空比維持恒定的狀態下傳遞到下一級驅動器IC，而設置了占空因數調整器(參照專利文獻1的圖3)。作為這種占空因數調整器，提出使用了PLL(Phase-locked?loop：鎖相環)電路(參照專利文獻1的圖4)、DLL(delay?Locked?Loop：延遲鎖定環)電路的占空因數調整器(參照專利文獻1的圖7)。根據搭載了PLL電路及DLL電路的占空因數調整器，按照每個驅動器IC將對從前一級驅動器IC提供的時鐘信號實施了波形整形處理后的信號送出到下一級驅動器IC。從而，能夠在全部驅動器IC中使時鐘信號的占空比維持恒定。

但是，因為PLL電路或DLL電路的電路規模大，所以產生導致功耗增加及成本高的問題。

專利文獻1：特開昭63-226110號。

發明內容

本發明為了解決上述問題而做出，其目的在于提供一種顯示面板驅動裝置，不會導致功耗增加及成本增加，能夠經由承擔顯示面板驅動的多個驅動器芯片的每一個向各驅動器芯片提供占空比穩定的時鐘信號。

本發明的顯示面板驅動裝置具有信號線驅動器，向在多個掃描線與多個信號線的各交叉部具有像素部的顯示面板的各所述信號線分別施加基于輸入影像信號的像素驅動電壓，其中，所述信號線驅動器由多個驅動器芯片構成，該多個驅動器芯片對應于將所述信號線分別分群為多個信號線群后的信號線群的每一個，且分別由時鐘線級聯連接，所述半導體芯片分別包含：像素驅動電壓生成部，以對應于經所述時鐘線提供的時鐘信號的時序，向屬于所述信號線群的信號線分別施加所述像素驅動電壓；和時鐘送出部，經所述時鐘線，將經所述時鐘線提供的時鐘信號送出到下一級半導體芯片，所述時鐘送出部具有：1/2分頻電路，生成將提供的所述時鐘信號的周期分頻為1/2的分頻時鐘信號；延遲電路，生成使所述分頻時鐘信號延遲了規定延遲時間的延遲分頻時鐘信號；以及異或非門，在所述延遲分頻時鐘信號與所述分頻時鐘信號的邏輯電平彼此相同的期間中，生成具有第1電平的整形時鐘信號，在彼此不同的情況下，生成具有第2電平的整形時鐘信號，并經所述時鐘線送出到下一級的所述半導體芯片。

發明效果

在本發明中，在分別級聯連接的多個驅動器芯片的每一個中，將對提供的時鐘信號實施如下波形整形處理后的信號送出到下一級驅動器芯片。即，在將提供的時鐘信號的周期分頻為1/2的分頻時鐘信號與使該分頻時鐘信號延遲了規定的延遲時間后的延遲分頻時鐘信號的邏輯電平相同的期間中，生成具有第1電平的時鐘信號，在不同的情況下，生成具有第2電平的時鐘信號，并將其送出到下一級驅動器芯片。由此，對提供的時鐘信號實施彼此相鄰的邊沿部分之間的間隔被上述規定的延遲時間固定這一波形整形處理，將由該波形整形處理得到的整形時鐘信號送出到下一級驅動器芯片。