[發(fā)明專利]顯示面板驅(qū)動裝置

有效

• 申請?zhí)枺?/td>: 201110292839.3
• 申請日: 2011-09-30
• 公開（公告）號: CN102446484A
• 公開（公告）日: 2012-05-09
• 發(fā)明（設(shè)計）人: 富田敬
• 申請（專利權(quán)）人: 拉碧斯半導(dǎo)體株式會社
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/36
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李浩;王忠忠

1.一種顯示面板驅(qū)動裝置，具有信號線驅(qū)動器，向在多個掃描線與多個信號線的各交叉部具有像素部的顯示面板的所述信號線分別施加基于輸入影像信號的像素驅(qū)動電壓，其特征在于，

所述信號線驅(qū)動器由多個驅(qū)動器芯片構(gòu)成，該多個驅(qū)動器芯片對應(yīng)于將所述信號線分別分群為多個信號線群后的信號線群的每一個，且分別由時鐘線級聯(lián)連接，

所述驅(qū)動器芯片分別包含：像素驅(qū)動電壓生成部，以對應(yīng)于經(jīng)所述時鐘線提供的時鐘信號的時序，向?qū)儆谒鲂盘柧€群的信號線分別施加所述像素驅(qū)動電壓；以及時鐘送出部，經(jīng)所述時鐘線，將經(jīng)所述時鐘線提供的時鐘信號送出到下一級驅(qū)動器芯片，

所述時鐘送出部具有：

1/2分頻電路，生成將提供的所述時鐘信號的周期分頻為1/2的分頻時鐘信號；

延遲電路，生成使所述分頻時鐘信號延遲了規(guī)定的延遲時間的延遲分頻時鐘信號；以及

異或非門，在所述延遲分頻時鐘信號與所述分頻時鐘信號的邏輯電平彼此相同的期間中，生成具有第一電平的整形時鐘信號，在彼此不同的情況下，生成具有第二電平的整形時鐘信號，并經(jīng)所述時鐘線送出到下一級的所述驅(qū)動器芯片。

2.根據(jù)權(quán)利要求1所述的顯示面板驅(qū)動裝置，其特征在于，

所述延遲電路由分別連接成縱列的多個反相器構(gòu)成。

3.根據(jù)權(quán)利要求1或2所述的顯示面板驅(qū)動裝置，其特征在于，

所述反相器分別具有：

一對第一?FET，一方的漏極與另一方的源極在第一連接點彼此連接，且各自的柵極彼此在輸入點被連接，向所述一方的源極施加第一電位，在所述另一方的漏極上連接輸出點，彼此具有第一導(dǎo)電型的溝道；

一對第二?FET，一方的漏極與另一方的源極在第二連接點彼此連接，且各自的柵極彼此在所述輸入點彼此連接，向所述一方的源極施加第二電位，在所述另一方的漏極上連接所述輸出點，彼此具有第二導(dǎo)電型的溝道；

第一附加FET，在所述輸出點為所述第二電位的狀態(tài)的情況下，向所述第一連接點施加所述第二電位；以及

第二附加FET，在所述輸出點為所述第一電位的狀態(tài)的情況下，向所述第二連接點施加所述第一電位。

4.根據(jù)權(quán)利要求3所述的顯示面板驅(qū)動裝置，其特征在于，

經(jīng)第一電阻向所述第一FET中的所述一方的源極施加所述第一電位；

經(jīng)第二電阻向所述第二FET中的所述一方的源極施加所述第二電位。

5.根據(jù)權(quán)利要求4所述的顯示面板驅(qū)動裝置，其特征在于，

還具有：

第三附加FET，向所述第一附加FET提供所述第二電位；

第四附加FET，向源極施加所述第一電位，將漏極連接到所述第三附加FET的柵極上；

第五附加FET，向源極施加所述第二電位，將柵極及漏極均連接到所述第四附加FET的柵極上；

第六附加FET，向所述第二附加FET提供所述第一電位；

第七附加FET，向源極施加所述第二電位，將漏極連接到所述第六附加FET的柵極上；以及

第八附加FET，向源極施加所述第一電位，將柵極及漏極均連接到所述第七附加FET的柵極上。

6.根據(jù)權(quán)利要求1～5之一所述的顯示面板驅(qū)動裝置，其特征在于，

所述規(guī)定的延遲時間為所述時鐘信號中的時鐘周期的30～70%的時間。