[發明專利]一種晶圓級的封裝結構及其制備方法

有效

• 申請號: 201110290446.9
• 申請日: 2011-09-15
• 公開（公告）號: CN103000537A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 薛彥迅;黃平;何約瑟;哈姆扎·耶爾馬茲;魯軍;魯明聯
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L21/78;H01L23/31;H01L23/00
• 代理公司: 上海申新律師事務所 31272
• 代理人: 竺路玲

技術領域

本發明一般涉及一種半導體器件的封裝體及其制備方法，更確切的說，本發明涉及一種在晶圓級封裝技術中，將芯片進行整體封裝而使其并無裸露在塑封料之外的封裝結構及其制備方法。?

背景技術

在先進芯片封裝方式中，晶圓級封裝WLCSP(Wafer?Level?Chip?Scale?Packaging)是先行在整片晶圓上進行封裝和測試，并對其進行塑封，然后才將其切割成一個個的IC封裝體顆粒，因此封裝后的封裝體的體積即幾乎等同于裸芯片的原尺寸，該封裝體具備良好的散熱及電氣性能。?

通常，在晶圓級封裝的復雜工藝流程中，無論是基于考慮襯底電阻的降低還是縮小芯片的尺寸，最終需要減薄芯片至一定的厚度。而芯片愈薄愈容易碎裂，這就要求極力避免對芯片造成任何形態的損傷，但實際工藝制備流程卻恰恰不盡人意，例如晶圓的切割容易導致芯片的邊緣或角落處有所崩裂，其后果之一就是所獲得的芯片是易碎或缺角的。另一方面，當前大部分晶圓級的芯片尺度封裝體中，器件中的芯片部分是裸露在塑封料之外的，其不良影響是導致芯片抗濕能力差及塑封體無法提供全方位的機械保護，并且電氣性能在一定程度上也受到抑制。公開號為US2009/0032871的美國專利揭露了一種晶圓級封裝的方法，其中芯片完成塑封并被從晶圓上分割下來之后，芯片正面的一部分電極通過位于芯片側面的導電結構與芯片背面的電極進行連接，然而芯片背面的電極仍然是裸露在塑封料之外。專利號為6107164的美國專利同樣也公開了一種晶圓級封裝的方法，通過先在晶圓的正面進行切割并進行塑封，再從晶圓的背面減薄晶圓，之后將芯片從晶圓上分割下來，所獲得的完成塑封的芯片的背面仍然還是裸露在塑封料之外。類似的，還有專利號分別為US6420244和6852607的美國專利案，這些專利申請均沒有解決如何在減薄晶圓的同時還能將芯片進行完全密封保護的問題。?

發明內容

鑒于上述問題，本發明提出了一種晶圓級封裝的方法，在一包含有多個芯片的晶圓上，利用重分布技術RDL將分布在芯片頂面的焊墊重新布局設計成位于覆蓋芯片的絕緣介質層中的排列焊點，排列焊點包含第一類排列焊點，包括以下步驟：于所述排列焊點上安置焊料凸塊；塑封所述晶圓的正面，以第一塑封層包覆位于晶圓正面的絕緣介質層及焊料凸塊；于晶圓的背面進行研磨；涂覆一層阻擋層至減薄后的晶圓的背面，并形成位于阻擋層中的開口；通過開口于減薄后的晶圓的背面進行刻蝕，于晶圓所包含的襯底及絕緣介質層中形成接觸第一類排列焊點的通孔，并移除阻擋層；填充金屬材料至所述通孔中；于減薄后的晶圓的背面覆蓋一層金屬層；于減薄后的晶圓的覆蓋有金屬層的背面對晶圓進行切割，形成隔離芯片的切割槽，并且切割槽停止在第一塑封層中；于減薄后的晶圓的覆蓋有?金屬層的背面對晶圓進行塑封，形成包覆金屬層的第二塑封層，同時塑封料還填充在切割槽中；研磨第一塑封層以將焊料凸塊在減薄后的第一塑封層中予以外露；于所述切割槽中進行切割，將芯片進行分離。?

上述的方法，在形成所述通孔后，還在所述通孔的內壁上沉積有隔離襯墊層，并且填充的金屬材料通過隔離襯墊層與環繞在通孔周圍的的襯底區域絕緣。上述的方法，形成通孔的方式為干法刻蝕或濕法刻蝕或激光刻蝕。上述的方法，與通孔所接觸的所述第一類排列焊點的位置，位于覆蓋在的襯底內非有源器件單元區域之上的絕緣介質層中。上述的方法，所述芯片為垂直式的MOSFET。上述的方法，形成接觸第一類排列焊點的通孔的過程中，與通孔所接觸的所述第一類排列焊點構成所述MOSFET的漏極電極；以及在所有非第一類排列焊點的排列焊點中，至少一部分未構成與通孔所接觸的排列焊點構成所述MOSFET的柵極電極與源極電極。?