[發(fā)明專利]半導(dǎo)體裝置無效
| 申請?zhí)枺?/td> | 201110287826.7 | 申請日： | 2011-09-26 |
| 公開（公告）號： | CN102568552A | 公開（公告）日： | 2012-07-11 |
| 發(fā)明（設(shè)計）人： | 邊相鎮(zhèn);金泰均 | 申請（專利權(quán)）人： | 海力士半導(dǎo)體有限公司 |
| 主分類號： | G11C7/00 | 分類號： | G11C7/00;H01L25/065 |
| 代理公司： | 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363 | 代理人： | 郭放;許偉群 |
| 地址： | 韓國*** | 國省代碼： | 韓國;KR |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 半導(dǎo)體 裝置 | ||
1.一種具有層疊的第一芯片和第二芯片的半導(dǎo)體裝置，包括：
所述第一芯片的第一穿通線，所述第一芯片的所述第一穿通線被配置成與所述第二芯片的第一穿通線電連接，并接收第一編碼信號；
所述第一芯片的第二穿通線，所述第一芯片的所述第二穿通線被配置成接收第二編碼信號；以及
所述第二芯片的第二穿通線，所述第二芯片的所述第二穿通線被配置成與所述第一芯片的所述第一穿通線電連接，并接收所述第一編碼信號。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，還包括所述第二芯片的第三穿通線，所述第二芯片的所述第三穿通線被配置成與所述第一芯片的所述第二穿通線電連接，并接收所述第二編碼信號。
3.如權(quán)利要求2所述的半導(dǎo)體裝置，還包括：
所述第一芯片的第三穿通線，所述第一芯片的所述第三穿通線被配置成接收第三編碼信號；
第一芯片ID發(fā)生單元，所述第一芯片ID發(fā)生單元被配置成接收經(jīng)由所述第一芯片的所述第一至第三穿通線傳送來的信號，并產(chǎn)生第一芯片ID信號；以及
第二芯片ID發(fā)生單元，所述第二芯片ID發(fā)生單元被配置成接收經(jīng)由所述第二芯片的所述第一至第三穿通線傳送來的信號，并產(chǎn)生第二芯片ID信號。
4.如權(quán)利要求3所述的半導(dǎo)體裝置，還包括：
主穿通線，所述主穿通線被配置成穿通所述第一芯片和所述第二芯片而電連接，并傳送主ID信號。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，還包括：
第一芯片選擇信號發(fā)生單元，所述第一芯片選擇信號發(fā)生單元被配置成位于所述第一芯片中，并根據(jù)所述第一芯片ID信號是否與所述主ID信號匹配來產(chǎn)生用于激活所述第一芯片的第一芯片選擇信號。
6.如權(quán)利要求5所述的半導(dǎo)體裝置，還包括：
第二芯片選擇信號發(fā)生單元，所述第二芯片選擇信號發(fā)生單元被配置成位于所述第二芯片中，并根據(jù)所述第二芯片ID信號是否與所述主ID信號匹配來產(chǎn)生用于激活所述第二芯片的第二芯片選擇信號。
7.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一芯片的所述第一穿通線借助于設(shè)置在所述第一芯片上的第一再分配層而與所述第二芯片的所述第二穿通線電連接。
8.如權(quán)利要求7所述的半導(dǎo)體裝置，其中，所述第一再分配層借助于金屬線和凸塊而與所述第二芯片的所述第二穿通線連接。
9.如權(quán)利要求2所述的半導(dǎo)體裝置，其中，所述第一芯片的所述第二穿通線借助于設(shè)置在所述第一芯片上的第二再分配層而與所述第二芯片的所述第三穿通線連接。
10.如權(quán)利要求9所述的半導(dǎo)體裝置，其中，所述第二再分配層借助于金屬線和凸塊而與所述第二芯片的所述第三穿通線連接。
11.一種包括第一至第三芯片的半導(dǎo)體裝置，所述第一至第三芯片每個都具有第一至第三穿通線，其中，
所述第一至第三芯片中的每個經(jīng)由其第一穿通線接收第一編碼信號，所述第一芯片的第二穿通線和第三穿通線分別傳送第二編碼信號和第三編碼信號，以及
所述第二芯片的第二穿通線與所述第一芯片的第一穿通線和所述第三芯片的第三穿通線電連接，所述第二芯片的第三穿通線與所述第一芯片的第二穿通線電連接，而所述第三芯片的第二穿通線與所述第二芯片的第一穿通線電連接。
12.如權(quán)利要求11所述的半導(dǎo)體裝置，還包括：
第一芯片ID發(fā)生單元，所述第一芯片ID發(fā)生單元被配置成接收經(jīng)由所述第一芯片的所述第一至第三穿通線傳送來的信號，并產(chǎn)生第一芯片ID信號；
第二芯片ID發(fā)生單元，所述第二芯片ID發(fā)生單元被配置成接收經(jīng)由所述第二芯片的所述第一至第三穿通線傳送來的信號，并產(chǎn)生第二芯片ID信號；以及
第三芯片ID發(fā)生單元，所述第三芯片ID發(fā)生單元被配置成接收經(jīng)由所述第三芯片的所述第一至第三穿通線傳送來的信號，并產(chǎn)生第三芯片ID信號。
13.如權(quán)利要求12所述的半導(dǎo)體裝置，還包括：
主穿通線，所述主穿通線被配置成將所述第一至第三芯片電連接，并傳送主ID信號。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于海力士半導(dǎo)體有限公司，未經(jīng)海力士半導(dǎo)體有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201110287826.7/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
