[發明專利]半導體器件及其制造方法

無效

• 申請號: 201110287309.X
• 申請日: 2011-09-26
• 公開（公告）號: CN102456580A
• 公開（公告）日: 2012-05-16
• 發明（設計）人: 金相基;具珍根;俞省旭;樸鐘文;李鎮浩;羅景一;梁壹錫;金鐘大
• 申請（專利權）人: 韓國電子通信研究院
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 李昕巍

技術領域

在此公開的本發明涉及半導體器件以及制造該半導體器件的方法。

背景技術

在包括家用設備的各種電子裝置中的半導體器件是決定其性能的重要部件。隨著愈加需求大容量、多功能和/或小型化的電子裝置的趨勢，對于具有改善的可靠性及其他特性的半導體器件的需要正在增加。為了滿足這些需要，引入多種方法以改善半導體器件的特性。

雙擴散金屬氧化物半導體場效應晶體管(DMOS)是一種半導體器件，指的是利用擴散來形成晶體管區的金屬氧化物半導體場效應晶體管(MOSFET)類型并且典型地用作用于高壓功率集成電路的功率晶體管。DMOS是具有在低柵壓下的快速開關能力以及驅動大電流能力的功率晶體管。

發明內容

本發明可以提供一種高度可靠的半導體器件及其制造方法。

本發明還可以提供一種具有最小化的電阻的半導體器件及其制造方法。

本發明還可以提供一種具有高擊穿電壓的半導體器件及其制造方法。

本發明的實施方式提供制造半導體器件的方法，該方法可以包括：在第一導電類型的半導體襯底中形成溝槽；在溝槽的側壁和底表面上形成包括第二導電類型的摻雜劑的含溝槽摻雜劑的層；通過將含溝槽摻雜劑的層中的摻雜劑擴散到半導體襯底中而形成摻雜區；以及去除含溝槽摻雜劑的層。

在一些實施方式中，該方法還可以包括：在半導體襯底中形成凹入區；在凹入區的側壁上形成包括第二導電類型的摻雜劑的含體摻雜劑的間隔物；以及通過將含體摻雜劑的間隔物中的摻雜劑擴散到半導體襯底中而形成體區(body?region)。

在其它實施方式中，該方法還可以包括：去除含體摻雜劑的間隔物；形成柵絕緣層以覆蓋凹入區的底表面和側壁；以及形成柵電極以填充凹入區。

在另外的實施方式中，溝槽的形成可以包括在體區的一側形成次溝槽(sub?trench)以及通過蝕刻次溝槽的底表面而形成主溝槽，并且該方法還可以包括：在形成主溝槽之前，通過將第二導電類型的摻雜劑注入到次溝槽的底表面中而形成延伸至體區中的接地區。

在另外的實施方式中，第二導電類型的摻雜劑的濃度在接地區中可以比在體區高。

在另外的實施方式中，在含溝槽摻雜劑的層中的摻雜劑可以通過熱處理而擴散到半導體襯底中。

在另外的實施方式中，該方法還可以包括在溝槽的側壁和底表面上形成半導體層。

在另外的實施方式中，該方法還可以包括：通過將第一導電類型的摻雜劑注入到半導體層的上部、體區的上部以及接地區的上部而形成源區；以及通過將第一導電類型的摻雜劑注入到半導體襯底的底表面中而形成漏區。

在另外的實施方式中，該方法還可以包括：在形成半導體層之后，形成填充所述溝槽的間隙填充絕緣圖案。

在另外的實施方式中，含溝槽摻雜劑的層可以包括硼硅玻璃(BSG)或磷硅玻璃(PSG)。

在另外的實施方式中，半導體襯底可以包括基底襯底和在基底襯底上的外延襯底；并且溝槽形成在外延襯底中。

在另外的實施方式中，摻雜區可以接觸基底襯底。

在另外的實施方式中，因為外延襯底的一部分位于基底襯底和摻雜區之間，所以摻雜區可以不接觸基底襯底。

在本發明的其它實施方式中，制造半導體器件的方法包括：在第一導電類型的半導體襯底上形成第一溝槽；在第一溝槽的側壁和底表面上形成包括第二導電類型的摻雜劑的第一含溝槽摻雜劑的層；通過將第一含溝槽摻雜劑的層中的摻雜劑擴散到半導體襯底中，形成第一摻雜區；通過蝕刻第一溝槽的底表面，形成第二溝槽；在第二溝槽的側壁和底表面上形成包括第二導電類型的摻雜劑的第二含溝槽摻雜劑的層；通過將第二含溝槽摻雜劑的層中的摻雜劑擴散到半導體襯底中，形成第二摻雜區；以及去除第二含溝槽摻雜劑的層。

在一些實施方式中，該方法還可以包括在第二溝槽的側壁和底表面上形成半導體層。

在其它實施方式中，該方法還可以包括：在形成第二溝槽之前，去除在第一溝槽的底表面上的第一含溝槽摻雜劑的層，并且第一含溝槽摻雜劑的層保留在在第一溝槽的側壁上。

在另外的實施方式中，第二溝槽的下區域的寬度可以比第二溝槽的上區域的寬度窄。