[發(fā)明專利]基于FPGA的HPI總線上位機(jī)接口

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110283880.4
• 申請(qǐng)日: 2011-09-22
• 公開(kāi)（公告）號(hào): CN103019976A
• 公開(kāi)（公告）日: 2013-04-03
• 發(fā)明（設(shè)計(jì)）人: 于龍沾;崔建飛
• 申請(qǐng)（專利權(quán)）人: 中國(guó)航天科工集團(tuán)第三研究院第八三五七研究所
• 主分類號(hào): G06F13/20
• 分類號(hào): G06F13/20
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明屬于總線接口領(lǐng)域，涉及TI的TMS320C64X系列DSP的HPI總線上位機(jī)接口的FPGA實(shí)現(xiàn)。

背景技術(shù)

雷達(dá)脈沖信號(hào)分選技術(shù)是當(dāng)前電子戰(zhàn)的核心問(wèn)題，也是我們國(guó)家近幾年比較重視的國(guó)防科技領(lǐng)域。其中，使用到了TMS320C6000系列DSP，HPI(host?port?interface)總線是TI的TMS320C6000系列DSP配置的并行接口。目前，需要實(shí)現(xiàn)解決使用FPGA實(shí)現(xiàn)總線的問(wèn)題，以用于FPGA與此系列DSP的通信。

HPI總線簡(jiǎn)介

1.1簡(jiǎn)介

HPI(host?port?interface)總線是TI的TMS320C6000系列DSP配置的并行接口。上位機(jī)(host)掌握該接口的主控權(quán)，通過(guò)對(duì)HPI控制寄存器(HPIC)、HPI地址寄存器(HPIA)和HPI數(shù)據(jù)寄存器(HPID)的控制，借助DSP片內(nèi)的DMA控制器實(shí)現(xiàn)對(duì)DSP的存儲(chǔ)器和外設(shè)資源訪問(wèn)。

1.2接口信號(hào)

TMS320C64X的HPI總線有HPI16和HPI32兩種數(shù)據(jù)傳輸模式，在本發(fā)明中采用HPI16模式，并具備獨(dú)立的地址、數(shù)據(jù)線，所以將/HAS信號(hào)固定接高電平。本發(fā)明涉及到的HPI總線接口信號(hào)如下：

HD[15:0]：數(shù)據(jù)總線；

HCNTL[1:0]：HPI訪問(wèn)類型控制信號(hào)；

HHWIL：字節(jié)選擇信號(hào)；

HR/W：讀寫(xiě)選擇信號(hào)；

/HCS、/HDS[1:2]：數(shù)據(jù)選通信號(hào)；

/HDRY：HPI準(zhǔn)備好信號(hào)；

/HINT：DSP發(fā)給上位機(jī)的中斷信號(hào)。

1.3操作類型

上位機(jī)對(duì)HPI總線的訪問(wèn)類型如下：

■初始化HPIC寄存器

■初始化HPIA寄存器

■從HPID寄存器讀取/寫(xiě)入數(shù)據(jù)

其中數(shù)據(jù)傳輸模式有4種：

■帶地址自增的讀操作；

■帶地址自增的寫(xiě)操作；

■不帶地址自增的讀操作；

■不帶地址自增的寫(xiě)操作。

發(fā)明內(nèi)容

本發(fā)明的目的是使用FPGA結(jié)構(gòu)實(shí)現(xiàn)兼容TI的TMS320C6000全系列DSP的HPI接口。

本發(fā)明是這樣實(shí)現(xiàn)的：一種基于FPGA的HPI總線上位機(jī)接口，采用分層設(shè)計(jì)，包括：底層、中間層、頂層；

底層功能是產(chǎn)生HPI接口控制信號(hào)：HCNTL[1:0]、HHWIL、HRW，并控制HPI寄存器的讀寫(xiě)訪問(wèn)時(shí)序；

中間層功能是實(shí)現(xiàn)基本的HPI接口訪問(wèn)流程，即：初始化HPIC寄存器、初始化HPIA寄存器、讀寫(xiě)HPID寄存器；

頂層功能是產(chǎn)生控制邏輯，控制中間層中流程的跳轉(zhuǎn)實(shí)現(xiàn)復(fù)雜的數(shù)據(jù)傳輸功能；

底層邏輯在FPGA內(nèi)部通過(guò)狀態(tài)機(jī)實(shí)現(xiàn)，該狀態(tài)機(jī)總共st1～st9共9個(gè)狀態(tài)；st1狀態(tài)接收中間層下發(fā)的RAS(Registers?Access?Start)信號(hào)開(kāi)始狀態(tài)流轉(zhuǎn)；st2狀態(tài)是控制信號(hào)HCNTL[1:0]、/HAS、HHWIL信號(hào)開(kāi)始建立的狀態(tài)；st3狀態(tài)鎖存HCNTL[1:0]、/HAS、HHWIL信號(hào)的狀態(tài)，輸出到DSP的HPI接口，并產(chǎn)生CSL(control?Signals?Latched)信號(hào)反饋給中間層；st4狀態(tài)查詢DSP輸出的HRDY信號(hào)狀態(tài)，一旦數(shù)據(jù)準(zhǔn)備好，在st5狀態(tài)進(jìn)行HPI寄存器訪問(wèn)，將HPI寄存器數(shù)據(jù)讀入數(shù)據(jù)總線HD[15:0]，或?qū)?shù)據(jù)總線HD[15:0]上的數(shù)據(jù)寫(xiě)入HPI寄存器(HPIA、HPIC、HPID)；st6、st7狀態(tài)釋放數(shù)據(jù)總線；st8狀態(tài)控制第一個(gè)半字，即數(shù)據(jù)總線低16位和第二個(gè)半字，即數(shù)據(jù)總線高16位的切換；st9狀態(tài)完整的HPI寄存器訪問(wèn)周期結(jié)束，并產(chǎn)生RAF(Registers?Access?Finished)信號(hào)反饋給中間層；

中間層產(chǎn)生RAS信號(hào)，控制底層狀態(tài)機(jī)的運(yùn)轉(zhuǎn)，并接收底層狀態(tài)機(jī)反饋的CSL和RAF信號(hào)，實(shí)現(xiàn)基本的HPI接口訪問(wèn)流程；

頂層功能如下：在進(jìn)行HPI總線控制時(shí)，DSP內(nèi)部RAM中存放控制指令，DSP通過(guò)HINT中斷信號(hào)通知頂層，頂層將控制指令通過(guò)HPI總線讀入FPGA內(nèi)部的雙口RAM，并從雙口RAM取出指令進(jìn)行譯碼，根據(jù)指令譯碼結(jié)果進(jìn)行相應(yīng)的HPI總線訪問(wèn)控制；