[發明專利]一種多柵極場效應晶體管的制作方法

有效

• 申請號: 201110280744.X
• 申請日: 2011-09-21
• 公開（公告）號: CN103021851A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 洪中山
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

技術領域

本發明涉及一種半導體器件的制作方法，特別是涉及一種多柵極場效應晶體管的制作方法。

背景技術

在微電子集成電路半導體器件制作工藝中，隨著對器件性能的要求越來越高，需要使金屬氧化物半導體晶體管(MOSFET)器件尺寸縮小，并盡量避免短溝道效應。在電路中增大鰭形場效應晶體管(FinFET)的鰭片數量，可以使驅動強度增大，從而提高電路運算速度。

為了提高集成電路中的器件密度，可以通過兩種方法獲得較小的尺寸和間距。一種方法是將用于曝光的輻射波長降低到深紫外(DUV)、遠紫外(FUV)或極紫外(EUV)范圍，這種方法對執行光刻的設備以及光致抗蝕劑的要求較高。另一種方法是通過將常規光刻工藝與刻蝕工藝結合，通過多次曝光或刻蝕來獲得較小的特征尺寸及特征間距；或者采用側壁圖像轉移(Sidewall?Image?Transfer,?SIT)技術形成小于臨界尺寸(Critical?Dimension,?CD)的線寬。側壁圖像轉移工藝提供與光刻分辨率和節距無關的高密度器件結構，該工藝方法在光學定義的心軸的側壁上形成隔離層，并使用隔離層作為掩膜來定義下面的層結構，從而使器件的線寬和密度超過光刻的限制，獲得比最小光刻間距更小的鰭片間距。

通過SIT工藝形成多柵極場效應晶體管的鰭片，其鰭片高度(H_fin)由一系列參數決定，其中起決定作用的影響因素為鰭片間距(P_fin)，鰭片間距(P_fin)越窄，鰭片高度(H_fin)越小，如圖1所示。為了節約成本，簡化工藝，同時保證器件性能，希望在半導體器件制作過程中獲得較高的鰭片高度(H_fin)，防止制作過程中出現鰭片的塌陷與脫落等問題。

發明內容

本發明涉及一種半導體器件的制作方法，特別是涉及一種多柵極場效應晶體管的制作方法，包括：

提供半導體基底，所述半導體基底包括底部含Si半導體層、絕緣層以及頂部含Si半導體層；在所述半導體基底上形成硬掩膜；圖案化所述硬掩膜；形成鰭片；在所述絕緣層、所述鰭片和所述硬掩膜上沉積另一絕緣層；去除多余的所述另一絕緣層，使所述硬掩膜和所述鰭片的一部分暴露出來。

優選地，其中所述半導體基底為絕緣體上硅。

優選地，其中所述硬掩膜為氮化硅。

優選地，其中圖案化所述硬掩膜的方法采用雙重圖形光刻技術、電子束曝光技術、納米壓印技術或極紫外光刻技術中的至少一種。

優選地，其中沉積另一絕緣層的方法采用流動性化學氣相沉積工藝、旋轉涂覆工藝或高密度等離子體工藝。

優選地，其中采用凹陷刻蝕去除多余的所述另一絕緣層。

優選地，其中在所述凹陷蝕刻步驟之前還包括通過化學機械研磨去除所述硬掩膜上部的所述另一絕緣層的步驟。

優選地，其中去除所述另一絕緣層后，位于所述鰭片底部的被保留的另一絕緣層厚度為鰭片總高度的1/10~1/3。

優選地，其中去除所述另一絕緣層后，還包括去除所述硬掩膜的步驟。

本發明涉及一種多柵極場效應晶體管結構，包括：

底部含Si半導體層、位于所述底部含Si半導體層上的絕緣層以及部分嵌入所述絕緣層的半導體鰭片。

優選地，其中部分嵌入絕緣層的半導體鰭片高度為半導體鰭片總高度的1/10~1/3。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的一個實施例及其描述，用來解釋本發明的原理。在附圖中，

圖1是現有技術中采用SIT工藝形成的多柵極場效應晶體管的鰭片截面圖；

圖2A-2G是根據本發明一個實施例制作多柵極場效應晶體管的制作方法流程中各步驟的截面圖；

圖3是根據本發明一個實施例制作多柵極場效應晶體管的工藝流程圖。

符號說明：

圖1

110：鰭片、120：硬掩膜

圖2

200：半導體基底、201：底部含Si半導體層、202：絕緣層、203：頂部含Si半導體層、210：硬掩膜、220：鰭片、230：絕緣層、231：絕緣層、232：絕緣層。

具體實施方式