[發明專利]隔離外延調制裝置

無效

• 申請號: 201110280581.5
• 申請日: 2011-08-19
• 公開（公告）號: CN102376692A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: Y·李;S·H·沃德曼
• 申請（專利權）人: 英特賽爾美國股份有限公司
• 主分類號: H01L23/60
• 分類號: H01L23/60;H01L23/62
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 錢慰民

1.一種隔離外延調制裝置，包括：

基片；

勢壘結構，其形成在所述基片上；

隔離外延區，其形成在所述基片的上方并且由所述勢壘結構與所述基片電隔離；

半導體器件，所述半導體器件位于所述隔離外延區中；

調制網絡，其形成在所述基片上并且與所述半導體器件電耦合；

接合焊盤；以及

接地焊盤；

其中，所述隔離外延區與所述接合焊盤和所述接地焊盤中的至少一個電耦合；并且

其中，所述半導體器件和外延調制網絡配置為調制輸入電壓。

2.如權利要求1所述的隔離外延調制裝置，其中，所述半導體器件包括金屬氧化物半導體場效應晶體管(MOSFET)、雙極結型晶體管(BJT)和橫向擴散金屬氧化物半導體(LDMOS)器件中的一種。

3.如權利要求1所述的隔離外延調制裝置，其中，所述調制網絡包括電阻器-電容器(RC)鑒別器和晶體管。

4.如權利要求1所述的隔離外延調制裝置，其中，所述半導體器件包括：

多個平行晶體管，其配置為對靜電放電(ESD)電流進行分流，各所述晶體管具有柵極、漏極區和源極區；

其中，所述隔離外延調制裝置進一步包括：

導電體環，其位于所述隔離外延區中并且環繞多個梳形物，所述導電體環具有一個或多個體帶，其中各個所述體帶位于所述多個梳形物的相鄰源極區之間；以及

接地環，其環繞所述體環且與所述體環耦合。

5.如權利要求4所述的隔離外延調制裝置，其中，所述接地環和所述接地焊盤與相同的接地電位耦合。

6.如權利要求1所述的隔離外延調制裝置，其中，所述接合焊盤實施為輸入焊盤、輸出焊盤、輸入/輸出(I/O)焊盤或電源焊盤中的一種。

7.如權利要求1所述的隔離外延調制裝置，其中，所述半導體器件以互補金屬氧化物半導體(CMOS)技術、雙極結型晶體管-CMOS(BiCMOS)技術、絕緣體上硅(SOI)技術、金剛石上硅(SOD)、藍寶石上硅(SOS)或雙極CMOS-DMOS(BCD)技術中的一種實施。

8.如權利要求1所述的隔離外延調制裝置，其中，所述勢壘結構包括：

埋層；以及

勢阱，其與所述埋層耦合以封閉所述隔離外延區。

9.如權利要求8所述的隔離外延調制裝置，其中，所述勢阱包括硅冶金結結構、淺槽隔離(STI)結構、深槽(DT)結構、通晶片轉接(TWV)結構或通硅轉接(TSV)結構中的一個。

10.一種集成電路，包括：

基片；

處理電路，其形成在所述基片上；

勢壘結構，其形成在所述基片上；

隔離外延區，其形成在所述基片的上方并且由所述勢壘結構與所述基片電隔離；

半導體器件，所述半導體器件位于所述隔離外延區中；

調制網絡，其形成在所述基片上并且與所述半導體器件電耦合；以及

信號焊盤，其與所述隔離外延區電耦合；

其中，所述半導體器件和外延調制網絡配置為保護所述處理電路免受電流尖峰脈沖破壞。

11.如權利要求10所述的集成電路，其中，所述半導體器件包括多梳形物n溝道金屬氧化物半導體(NMOS)，所述梳形物中的每個包括柵極、漏極區和源極區。

12.如權利要求11所述的集成電路，進一步包括位于所述隔離外延區中的導電結構，所述導電結構與接地電位耦合并且包括：

導電環，其環繞所述半導體器件；以及

多個導電帶，其與所述導電環耦合，各導電帶位于所述多個梳形物的相鄰源極區之間。

13.如權利要求10所述的集成電路，其中，所述調制網絡包括電阻器、電容器和晶體管。

14.如權利要求10所述的集成電路，進一步包括接地焊盤，所述接地焊盤與所述隔離外延區電耦合。

15.如權利要求10所述的集成電路，進一步包括電源焊盤，所述電源焊盤與所述隔離外延區電耦合。

16.如權利要求10所述的集成電路，其中，所述勢壘結構包括氧化物絕緣材料。