[發(fā)明專利]低壓帶隙基準(zhǔn)電壓產(chǎn)生電路

無效

• 申請(qǐng)?zhí)枺?/td>: 201110278558.2
• 申請(qǐng)日: 2011-09-19
• 公開（公告）號(hào): CN102385413A
• 公開（公告）日: 2012-03-21
• 發(fā)明（設(shè)計(jì)）人: 韋鋼
• 申請(qǐng)（專利權(quán)）人: 無錫中普微電子有限公司
• 主分類號(hào): G05F3/30
• 分類號(hào): G05F3/30
• 代理公司: 無錫互維知識(shí)產(chǎn)權(quán)代理有限公司 32236
• 代理人: 王愛偉

1.一種帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，其包括第一二極管、第二二極管、第一電阻、第二電阻、第三電阻和第四電阻，

第一二極管的陰極接第一參考電壓，其陽(yáng)極經(jīng)由第一電阻與第一參考電壓連接；第二二極管的陰極接第一參考電壓，其陽(yáng)極連接于第三電阻的一端，第三電阻的另一端經(jīng)由第二電阻與第一參考電壓連接；第四電阻的一端與第一參考電壓連接，利用與流經(jīng)第三電阻的電流和第二電阻的電流的混合電流成正比的電流流經(jīng)第四電阻，從而在第四電阻的另一端得到基準(zhǔn)電壓，

其中第一二極管為一個(gè)基準(zhǔn)二極管，第二二極管包括多個(gè)并聯(lián)的基準(zhǔn)二極管。

2.根據(jù)權(quán)利要求1所述的電路，其特征在于：其還包括有第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管以及運(yùn)算放大器，

各個(gè)PMOS晶體管的源極接第二參考電壓，柵極互相連接，

第一PMOS晶體管的漏極接第一二極管的陽(yáng)極，

第二PMOS晶體管的漏極接第三電阻的與第二電阻連接的一端，

第三PMOS晶體管的漏極與第四電阻相連，第三PMOS晶體管的漏極和第四電阻的中間節(jié)點(diǎn)的電壓為所述基準(zhǔn)電壓，

所述運(yùn)算放大器的負(fù)相輸入端接第一PMOS晶體管的漏極，正相輸入端接第二PMOS晶體管的漏極，其輸出端接第三PMOS晶體管的柵極。

3.根據(jù)權(quán)利要求2所述的電路，其特征在于：

第一PMOS晶體管、第二PMOS晶體管和第三PMOS晶體管構(gòu)成電流鏡，第三PMOS晶體管上流過的電流與第二PMOS晶體管上流過的電流成正比。

4.根據(jù)權(quán)利要求3所述的電路，其特征在于：第一PMOS晶體管、第二PMOS晶體管和第三PMOS晶體管的寬長(zhǎng)比之比為1∶1∶1。

5.根據(jù)權(quán)利要求2所述的電路，其特征在于：其還包括有啟動(dòng)電路，所述啟動(dòng)電路包括第四PMOS晶體管、第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管以及第五電阻，

第四PMOS晶體管的源極接第二參考電壓，其柵極與第一PMOS晶體管的柵極相連，

第三NMOS晶體管的漏極與第四PMOS晶體管的漏極相連，其源極接第一參考電壓，其柵極與自身的漏極以及第二NMOS晶體管的柵極相連，

第二NMOS晶體管的源極接第一參考電壓，其漏極經(jīng)由第五電阻與第二參考電壓相連，

第一NMOS晶體管的源極接第一參考電壓，其漏極接第一PMOS晶體管的柵極，其柵極與第二NMOS晶體管的漏極相連。

6.根據(jù)權(quán)利要求1-5任一所述的電路，其特征在于：所述基準(zhǔn)電壓等于所述第一二極管的導(dǎo)通壓降。

7.根據(jù)權(quán)利要求1-5任一所述的電路，其特征在于：所述基準(zhǔn)電壓的范圍為05v至08v。