[發明專利]半導體器件

有效

• 申請號: 201110274284.X
• 申請日: 2011-09-15
• 公開（公告）號: CN102412289A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 北川光彥
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L29/78
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐殿軍

相關申請的交叉參考

本申請基于并主張2010年9月21日提交的日本專利申請2010-210563號和2011年7月15日提交的日本專利申請2011-156986號的優先權，這里引入參考其全部內容。

技術領域

本發明涉及一種半導體器件。

背景技術

在雙極器件中，導通狀態時流入基極層(或漂移層)的載流子在關斷之后不立即削減，在二極管的情況下，流過逆向電流，在絕緣柵雙極型晶體管(Insulated?Gate?Bipolar?Transistor，IGBT)或晶閘管的情況下，流過尾電流。這構成功耗(開關損耗)。

發明內容

本發明的實施方式提供一種降低開關損耗的半導體器件。

根據實施方式，半導體器件具備：基極層、第二導電型半導體層、第一絕緣膜與第一電極。所述第二導電型半導體層設置在所述基極層上。所述第一絕緣膜設置在從所述第二導電型半導體層的表面向所述基極層側延伸、未到達所述基極層的多個第一溝槽的內壁上。所述第一電極隔著所述第一絕緣膜設置在所述第一溝槽內，并且與所述第二導電型半導體層的表面相接地設置。所述第二導電型半導體層具有：由所述第一溝槽夾持的第1第二導電型區域和第2第二導電型區域，所述第2第二導電型區域設置在所述第1第二導電型區域與所述基極層之間以及所述第一溝槽的底部與所述基極層之間，其第二導電型雜質量比所述第1第二導電型區域少。

根據本發明的實施方式，能夠降低半導體器件的開關損耗。

附圖說明

圖1(a)是第一實施方式的半導體器件的模式截面圖，圖1(b)是相同半導體器件中主要部分的雜質濃度分布圖。

圖2是關斷電流特性圖。

圖3(a)及圖3(b)是逆向偏壓時的電流-電壓特性圖。

圖4是空穴注入效率的模擬結果。

圖5是電子注入效率的模擬結果。

圖6(a)-圖6(e)是第二實施方式的半導體器件的模式圖。

圖7是第3實施方式的半導體器件的模式圖。

圖8(a)是圖7中a-a’截面圖，圖8(b)是圖7中b-b’截面圖。

圖9是第3實施方式的半導體裝置的變形例的模式圖。

圖10(a)及圖10(b)是第4實施方式的半導體器件的模式圖。

圖11(a)及圖11(b)是第4實施方式的半導體器件的變形例的模式圖。

具體實施方式

以下，參照附圖，說明實施方式。在下面的實施方式中，將第一導電型設為N型、將第二導電型設為P型進行說明，但也可是第一導電型為P型，第二導電型為N型。另外，作為半導體，以硅作為示例，但也可使用硅以外的半導體(例如SiC、GaN等化合物半導體)。另外，各圖中，向相同要素附加相同符號。

(第一實施方式)

圖1(a)是第一實施方式的半導體器件的模式截面圖。

實施方式的半導體器件是縱型器件，該縱型器件在連結半導體層(或基板)中的一個主面側設置的第一電極21與另一個主面側設置的第二電極之間的縱向上形成主電流路徑。另外，在實施方式中，設與半導體層(或基板)的主面大致平行的方向為橫向。

根據實施方式的半導體器件具有二極管構造，即在第一電極21與第二電極22之間，設置有N型半導體層11、N型基極層12與P型半導體層13。

基極層12設置在N型半導體層11上。P型半導體層13設置在基極層12上。N型半導體層11設置在基極層12的設置P型半導體層13的面的相反側。P型半導體層13與N型基極層12進行PN接合。

在P型半導體層13中形成多個第一溝槽15。第一溝槽15從P型半導體層13的表面向基極層12側延伸，未到達基極層12。即，第一溝槽15的底部相比P型半導體層13與基極層12之間的PN結更靠近P型半導體層13側。在第一溝槽15的底部與基極層12之間存在P型半導體層13。第一溝槽15例如形成為向紙面進深方向延伸的帶狀平面圖案。

在第一溝槽15的內壁(側壁及底部)形成第一絕緣膜17。在第一溝槽15內隔著第一絕緣膜17設置第一電極21。第一電極21埋入第一溝槽15內，并且還設置在P型半導體層13的表面上。第一電極21與P型半導體層13的表面歐姆接觸而電連接。