[發(fā)明專利]超低介電常數(shù)薄膜銅互連的制作方法

無效

• 申請?zhí)枺?/td>: 201110274210.6
• 申請日: 2011-09-15
• 公開（公告）號: CN102364669A
• 公開（公告）日: 2012-02-29
• 發(fā)明（設(shè)計(jì)）人: 陳玉文
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 陸花

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件，特別涉及一種超低介電常數(shù)薄膜銅互連的制 作方法。

背景技術(shù)

隨著超大規(guī)模集成電路工藝技術(shù)的不斷進(jìn)步，半導(dǎo)體器件的特征尺寸 不斷縮小，芯片面積持續(xù)增大，互連引線的延遲時(shí)間已經(jīng)可以與器件門延 遲時(shí)間相比較。人們面臨著如何克服由于連接長度的急速增長而帶來的RC (R指電阻，C指電容)延遲顯著增加的問題。特別是由于金屬布線線間電 容的影響日益嚴(yán)重，造成器件性能大幅度下降，已經(jīng)成為半導(dǎo)體工業(yè)進(jìn)一 步發(fā)展的關(guān)鍵制約因素。為了減小互連造成的RC延遲，現(xiàn)已采用了多種措 施。

互連之間的寄生電容和互連電阻造成了信號的傳輸延遲。由于銅具有 較低的電阻率，優(yōu)越的抗電遷移特性和高的可靠性，能夠降低金屬的互連 電阻，進(jìn)而減小總的互連延遲效應(yīng)，現(xiàn)已由常規(guī)的鋁互連改變?yōu)榈碗娮璧? 銅互連。同時(shí)降低互連之間的電容同樣可以減小延遲，而寄生電容C正比 于電路層絕緣介質(zhì)的相對介電常數(shù)k，因此使用低k材料作為不同電路層的 絕緣介質(zhì)代替?zhèn)鹘y(tǒng)的SiO₂介質(zhì)已成為滿足高速芯片的發(fā)展的需要。

為了減小金屬互連層之間的寄生電容，現(xiàn)有技術(shù)有使用低介電常數(shù) (low-k)材料甚至超低介電常數(shù)(untra-low-k)材料，而為了降低介電常數(shù)， 低介電常數(shù)材料和超低介電常數(shù)材料一般被做成多孔、疏松的結(jié)構(gòu)。然而 多孔、疏松結(jié)構(gòu)的超低介電常數(shù)薄膜在銅互連制作中還存在很多問題，由 于超低介電常數(shù)薄膜的松軟結(jié)構(gòu)和易滲透性，在芯片制作過程中易受到損 傷，例如，在等離子體刻蝕中、灰化步驟中、濺射淀積勢壘層和籽晶層中、 化學(xué)機(jī)械研磨中，損傷后的超低介電常數(shù)薄膜往往化學(xué)性能更活躍，易吸 水、易與其他氣體反應(yīng)、易改變電學(xué)性能，介電常數(shù)增加。

現(xiàn)有技術(shù)的超低介電常數(shù)薄膜銅互連的制作工藝如圖1a-圖1c所示， 通常在襯底5上沉積超低介電常數(shù)薄膜6，然后在超低介電常數(shù)薄膜上采用 雙大馬士革(Dual?Damascene)工藝形成銅互連層7。超低介電常數(shù)薄膜6 的多孔松軟結(jié)構(gòu)通過紫外線照射涂有成孔劑的介電常數(shù)薄膜，介電常數(shù)薄 膜排除氣體得到。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種超低介電常數(shù)薄膜銅互連的制作方法， 以解決現(xiàn)有技術(shù)中多孔結(jié)構(gòu)的超低介電常數(shù)薄膜因損傷而導(dǎo)致介電常數(shù)增 加的問題。

本發(fā)明的技術(shù)解決方案是一種超低介電常數(shù)薄膜銅互連的制作方法， 其包括下列步驟：

在硅片上沉積刻蝕停止層，在刻蝕停止層上沉積超低介電常數(shù)薄膜；

通過光刻在超低介電常數(shù)薄膜上形成遮蔽圖形，然后用紫外線照射超 低介電常數(shù)薄膜，在超低介電常數(shù)薄膜中除遮蔽圖形以下的區(qū)域外形成多 孔結(jié)構(gòu)，去除遮蔽圖形；

在超低介電常數(shù)薄膜上依次沉積氧化物硬模和金屬硬模，在金屬硬模 上涂覆光刻膠并通過光刻形成通孔和/或溝槽的光刻窗口，刻蝕所述光刻窗 口內(nèi)的金屬硬模，刻蝕停留在氧化物硬模上，去除金屬硬模上的光刻膠， 在金屬硬模中形成刻蝕窗口，刻蝕所述刻蝕窗口內(nèi)氧化物硬模、超低介電 常數(shù)薄膜及刻蝕停止層，形成通孔和/或溝槽，；

在通孔和/或溝槽內(nèi)濺射沉積金屬勢壘層和銅的籽晶層，并采用電鍍工 藝填充通孔和/或溝槽，形成銅互連層；

其中所述遮蔽圖形與所述光刻窗口的位置對應(yīng)且所述遮蔽圖形的大小 大于或等于所述光刻窗口的大小。

作為優(yōu)選：所述超低介電常數(shù)薄膜的介電常數(shù)為2.2-2.8。

作為優(yōu)選：在通孔和/或溝槽內(nèi)濺射沉積金屬勢壘層和銅的籽晶層，并 采用電鍍工藝填充通孔和/或溝槽，形成銅互連層步驟中還包括采用平坦化 工藝，除去超低介電常數(shù)薄膜上的金屬硬模和氧化物硬模。

作為優(yōu)選：所述平坦化工藝為化學(xué)機(jī)械研磨。

作為優(yōu)選：所述超低介電常數(shù)薄膜采用CVD工藝沉積。