[發明專利]超低介電常數薄膜銅互連的制作方法

無效

• 申請號: 201110274210.6
• 申請日: 2011-09-15
• 公開（公告）號: CN102364669A
• 公開（公告）日: 2012-02-29
• 發明（設計）人: 陳玉文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

1.一種超低介電常數薄膜銅互連的制作方法，其特征在于：

在硅片上沉積刻蝕停止層，在刻蝕停止層上沉積超低介電常數薄膜；

通過光刻在超低介電常數薄膜上形成遮蔽圖形，然后用紫外線照射超 低介電常數薄膜，在超低介電常數薄膜中除遮蔽圖形以下的區域外形成多 孔結構，去除遮蔽圖形；

在超低介電常數薄膜上依次沉積氧化物硬模和金屬硬模，在金屬硬模 上涂覆光刻膠并通過光刻形成通孔和/或溝槽的光刻窗口，刻蝕所述光刻窗 口內的金屬硬模，刻蝕停留在氧化物硬模上，去除金屬硬模上的光刻膠， 在金屬硬模中形成刻蝕窗口，刻蝕所述刻蝕窗口內的氧化物硬模、超低介 電常數薄膜及刻蝕停止層，形成通孔和/或溝槽；

在通孔和/或溝槽內濺射沉積金屬勢壘層和銅的籽晶層，并采用電鍍工 藝填充通孔和/或溝槽，形成銅互連層；

其中所述遮蔽圖形與所述光刻窗口的位置對應且所述遮蔽圖形的大小 大于或等于所述光刻窗口的大小。

2.根據權利要求1所述的超低介電常數薄膜銅互連的制作方法，其特 征在于：所述超低介電常數薄膜的介電常數為2.2-2.8。

3.根據權利要求1所述的超低介電常數薄膜銅互連的制作方法，其特 征在于：在通孔和/或溝槽內濺射沉積金屬勢壘層和銅的籽晶層，并采用電 鍍工藝填充通孔和/或溝槽，形成銅互連層步驟中還包括采用平坦化工藝， 除去超低介電常數薄膜上的金屬硬模和氧化物硬模。

4.根據權利要求3所述的超低介電常數薄膜銅互連的制作方法，其特 征在于：所述平坦化工藝為化學機械研磨。

5.根據權利要求1所述的超低介電常數薄膜銅互連的制作方法，其特 征在于：所述超低介電常數薄膜采用CVD工藝沉積。