[發明專利]一種基于硬件實現的高速數據采集卡無效
| 申請號: | 201110273364.3 | 申請日: | 2011-09-15 |
| 公開(公告)號: | CN102339324A | 公開(公告)日: | 2012-02-01 |
| 發明(設計)人: | 劉元慶;楊慶華;劉穎異;袁海文;陸家榆;崔勇 | 申請(專利權)人: | 中國電力科學研究院;袁海文 |
| 主分類號: | G06F17/40 | 分類號: | G06F17/40 |
| 代理公司: | 北京紀凱知識產權代理有限公司 11245 | 代理人: | 徐寧;關暢 |
| 地址: | 100192 北*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 硬件 實現 高速 數據 采集 | ||
技術領域
本發明涉及一種數據采集卡,特別是關于一種用于電力系統高速信號數據采集領域中的基于硬件實現的高速數據采集卡。
背景技術
目前,超高速數據采集板卡主要應用于超高速信號采集的場合、SAR(合成孔徑雷達)信號回波采集、雷達信號偵察接收、儲頻干擾、軟件無線電等需要超寬帶。在GSPS的數據采集速率下,I/Q通道同步、各種觸發方式、數據的實時存儲、采集數據的預處理以及傳輸、時鐘網絡分布都變得非常難于實現。現有的數據采集板卡,采樣率大多在250MSPS以下,帶寬則在幾十MHz左右,這些采集板卡不能應付現在百MHz甚至GHz的寬帶信號。而少數能工作在GSPS的采集板卡,多數將ADC采集(模數采集)的數據直接或分流輸入FPGA(可編程門陣列)或者ASIC芯片,用FPGA或者專用芯片來完成采集的控制,用FPGA外掛DRAM(動態隨機存取存儲器)實現采集數據的存儲。這些結構都存在工作方式單一的問題,要么只能緩存少數數據,要么對外傳輸接口速率很慢,或者只有一種,觸發方式只有一種。
現有技術中,普遍采用PCI總線技術,它具有傳輸速率高和PC機聯系方便等特點;也有使用DSP作CPU的采集系統,相對于PCI技術的采集系統,DSP數據采集系統具有總線帶寬高,算法實現容易等優點。當然也有很多使用FPGA作為控制器的,但是目前多數僅把FPGA作為地址控制或簡單邏輯控制,做實時處理的還沒有。國內的采集系統使用的A/D芯片的頻率通常在60M以下,分辨率也多在8位,很少有12位的;即使用于局部放電的監測設備其數據采集頻率也只能夠達到20兆左右,這種采集卡適合于一般或者中等速度的應用場合,對于局部放電和電暈電流測量等儀器由于速度的原因會造成定位精度差,不適合作為實時檢測用。
發明內容
針對上述問題,本發明的目的是提供一種能實現對特高壓電網數據進行無縫控制,實現對高達500MHz的模數取樣并能實時存儲的基于硬件實現的高速數據采集卡。
為實現上述目的,本發明采取以下技術方案:一種基于硬件實現的高速數據采集卡,其特征在于:它包括信號調理電路、模數轉換電路、FPGA數據處理器、ARM控制模塊和電源;所述信號調理電路由數字增益放大器和單端轉差分轉換器組成,所述信號調理電路將輸入信號依次經所述數字增益放大器和單端轉差分轉換器轉換為差分信號后輸入所述模數轉換電路,所述數字增益放大器由所述模數轉換電路控制其工作;所述模數轉換電路在外部時鐘信號和所述FPGA數據處理器發送的采樣時鐘輸入信號控制下對輸入信號進行采集,并將采集到的輸入信號轉換為數字信號后輸入所述FPGA數據處理器;所述FPGA數據處理器將接收到的數字信號進行數據緩沖,并將數字信號數據存儲到由所述FPGA數據處理器控制的高速動態存儲器中,通過以所述FPGA數據處理器為核心的片上嵌入式系統與所述ARM控制模塊協同工作將數據轉移到PC機上;所述電源包括模擬電源網絡和數字電源網絡,其供電方式通過外部供電獲取。
所述模數轉換電路的外部時鐘信號采用由外部提供的標準精密時鐘信號。
所述模數轉換電路的外部時鐘信號采用由高精度晶振和鎖相環轉換器構成的時鐘信號產生電路產生。
所述高精度晶振采用50M精密晶振,所述鎖相環轉換器采用型號為SY89421V的芯片。
所述FPGA數據處理器包括一緩沖模塊、一串并轉換模塊、一SDRAM控制器、一FIFO讀寫控制器、兩FIFO模塊、一SPI協議控制器和一時鐘發生器;所述FPGA數據處理器接收到的數字信號依次經緩沖模塊和串并轉換模塊緩沖轉換后,在所述SDRAM控制器和FIFO讀寫控制器控制下,經一個所述FIFO模塊將數據讀入所述高速動態存儲器;在所述FIFO讀寫控制器控制下,所述FPGA數據處理器內的數據由另一個所述FIFO模塊讀出,并根據所述SPI協議控制器的控制指令,與所述ARM控制模塊協同工作將數據轉移到PC機上;所述FIFO讀寫控制器和SPI協議控制器均由所述時鐘發生器觸發。
所述緩沖模塊由四片32MB的SDR?SDRAM存儲器構成的乒乓存儲結構。
所述數字增益放大器采用型號為AD8370的芯片;所述單端轉差分轉換器采用型號為AD8132的芯片;所述模數轉換電路采用NS公司的8bit模數轉換器ADC08D1000。
所述FPGA數據處理器采用Altera公司的cycloneII?EP2C35F484。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國電力科學研究院;袁海文,未經中國電力科學研究院;袁海文許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110273364.3/2.html,轉載請聲明來源鉆瓜專利網。





