[發明專利]一種基于硬件實現的高速數據采集卡

無效

• 申請號: 201110273364.3
• 申請日: 2011-09-15
• 公開（公告）號: CN102339324A
• 公開（公告）日: 2012-02-01
• 發明（設計）人: 劉元慶;楊慶華;劉穎異;袁海文;陸家榆;崔勇
• 申請（專利權）人: 中國電力科學研究院;袁海文
• 主分類號: G06F17/40
• 分類號: G06F17/40
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 徐寧;關暢

1.一種基于硬件實現的高速數據采集卡，其特征在于：它包括信號調理電路、模數轉換電路、FPGA數據處理器、ARM控制模塊和電源；

所述信號調理電路由數字增益放大器和單端轉差分轉換器組成，所述信號調理電路將輸入信號依次經所述數字增益放大器和單端轉差分轉換器轉換為差分信號后輸入所述模數轉換電路，所述數字增益放大器由所述模數轉換電路控制其工作；

所述模數轉換電路在外部時鐘信號和所述FPGA數據處理器發送的采樣時鐘輸入信號控制下對輸入信號進行采集，并將采集到的輸入信號轉換為數字信號后輸入所述FPGA數據處理器；

所述FPGA數據處理器將接收到的數字信號進行數據緩沖，并將數字信號數據存儲到由所述FPGA數據處理器控制的高速動態存儲器中，通過以所述FPGA數據處理器為核心的片上嵌入式系統與所述ARM控制模塊協同工作將數據轉移到PC機上；

所述電源包括模擬電源網絡和數字電源網絡，其供電方式通過外部供電獲取。

2.如權利要求1所述的一種基于硬件實現的高速數據采集卡，其特征在于：所述模數轉換電路的外部時鐘信號采用由外部提供的標準精密時鐘信號。

3.如權利要求1所述的一種基于硬件實現的高速數據采集卡，其特征在于：所述模數轉換電路的外部時鐘信號采用由高精度晶振和鎖相環轉換器構成的時鐘信號產生電路產生。

4.如權利要求3所述的一種基于硬件實現的高速數據采集卡，其特征在于：所述高精度晶振采用50M精密晶振，所述鎖相環轉換器采用型號為SY89421V的芯片。

5.如權利要求1或2或3或4所述的一種基于硬件實現的高速數據采集卡，其特征在于：所述FPGA數據處理器包括一緩沖模塊、一串并轉換模塊、一SDRAM控制器、一FIFO讀寫控制器、兩FIFO模塊、一SPI協議控制器和一時鐘發生器；所述FPGA數據處理器接收到的數字信號依次經緩沖模塊和串并轉換模塊緩沖轉換后，在所述SDRAM控制器和FIFO讀寫控制器控制下，經一個所述FIFO模塊將數據讀入所述高速動態存儲器；在所述FIFO讀寫控制器控制下，所述FPGA數據處理器內的數據由另一個所述FIFO模塊讀出，并根據所述SPI協議控制器的控制指令，與所述ARM控制模塊協同工作將數據轉移到PC機上；所述FIFO讀寫控制器和SPI協議控制器均由所述時鐘發生器觸發。

6.如權利要求5所述的一種基于硬件實現的高速數據采集卡，其特征在于：所述緩沖模塊由四片32MB的SDR?SDRAM存儲器構成的乒乓存儲結構。

7.如權利要求1或2或3或4或6所述的一種基于硬件實現的高速數據采集卡，其特征在于：所述數字增益放大器采用型號為AD8370的芯片；所述單端轉差分轉換器采用型號為AD8132的芯片；所述模數轉換電路采用NS公司的8bit模數轉換器ADC08D1000。

8.如權利要求5所述的一種基于硬件實現的高速數據采集卡，其特征在于：所述數字增益放大器采用型號為AD8370的芯片；所述單端轉差分轉換器采用型號為AD8132的芯片；所述模數轉換電路采用NS公司的8bit模數轉換器ADC08D1000。

9.如權利要求1或2或3或4或6或8所述的一種基于硬件實現的高速數據采集卡，其特征在于：所述FPGA數據處理器采用Altera公司的cycloneIIEP2C35F484。

10.如權利要求5所述的一種基于硬件實現的高速數據采集卡，其特征在于：所述FPGA數據處理器采用Altera公司的cycloneII?EP2C35F484。