[發明專利]一種大馬士革的集成方法

有效

• 申請號: 201110272665.4
• 申請日: 2011-09-15
• 公開（公告）號: CN102446824B
• 公開（公告）日: 2014-02-05
• 發明（設計）人: 陳玉文;李磊;胡友存;張亮;姬峰
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明涉及半導體制備技術領域，具體來說是涉及一種大馬士革的集成方 法。

背景技術

在半導體的生產工藝中，隨著設備尺寸的不斷縮小，內部連線的尺寸也需要 相應地縮小，以便容納更小尺寸的部件。在傳統的半導體制備工藝中，金屬互連 線的材料一般采用金屬鋁，因其有著熱穩定性、抗抗濕性的二氧化硅一直是金屬 互連線路間使用的重要的介質材料。以前，芯片中互連線的材料主要書金屬鋁， 但是，隨著半導體元件向著微型化的方向發展，芯片中互連線的數目也隨之增加， 導致RC延遲（RC?Delay，R是指電阻，C是指電容）的產生，延緩了訊號的傳 輸速度，進而影響了性能。

在現有技術中為了減少RC延遲，發展成為用可以有效降低導線電阻的金屬 銅來代替金屬鋁作為互連線的材料。而且，金屬銅還具有熔點高，電阻系數較低 等優點，因此，在實踐中得到了廣泛的應用。同時，使用低介電常數（Low?k， 其中，k是材料的介電常數的度量）的材料以減低寄生電阻。基于上述兩種材料 的半導體制造工藝成為大馬士革工藝，其克服了較大的電阻以及寄生電容的問 題，并其可以制造出具有高密度多層的金屬互連結構，因此得到了廣泛的應用。 但是，現有技術中也存在著各種各樣的大馬士革工藝，或者通孔優先，或者溝槽 優先，但是現有技術中的大馬士革工藝存在著通孔和溝槽圖案難以控制的缺點， 并且相鄰的溝槽之間或者相鄰的通孔之間有可能互連導致電流泄漏問題的產生。 因此，需要一種新的大馬士革集成方法以克服上述的缺陷。

發明內容

本發明的目的在于提供一種大馬士革的集成方法，其可有效防止相鄰溝槽之 間或者相鄰通孔之間的互連，從而避免了電流泄漏問題的發生。

為解決上述目的，本發明所提供的技術方案為：

一種大馬士革的集成方法，其中，包括以下的步驟：

步驟S1：在一層間介質層中形成有金屬互連線，并在層間介質層上從下至 上依次淀積有通孔刻蝕阻擋層、通孔低介電常數層、通孔低介電常數保護層、通 孔金屬硬掩膜層以及通孔金屬硬掩膜低介電常數保護層；

步驟S2：在通孔金屬硬掩膜低介電常數保護層之上涂覆一層光刻膠，并進 行光刻工藝，形成位于光刻膠中的開口；

步驟S3：通過開口依次刻蝕通孔金屬硬掩膜低介電常數保護層以及通孔金屬 硬掩膜層，刻蝕終止于通孔低介電常數保護層，形成位于通孔金屬硬掩膜低介電 常數保護層中的通孔、以及通孔金屬硬掩膜層中的通孔，并去除光刻膠層；

步驟S4：通過通孔金屬硬掩膜層，依次刻蝕通孔低介電常數保護層、通孔 低介電常數層和通孔刻蝕阻擋層，分別形成在豎直方向上位于層間介質層中的金 屬互連線上方的通孔結構，且上述的通孔金屬硬掩膜低介電常數保護層在制備所 述通孔結構的刻蝕工藝中被完全去除；

步驟S5：在通孔金屬硬掩膜層之上以及通孔結構的側壁和底部沉積金屬阻 擋層和銅籽晶層，金屬阻擋層和銅籽晶層與金屬互連線相接觸，并采用電化學鍍 ECP工藝生長金屬銅；

步驟S6：采用化學機械研磨法將金屬銅拋光至通孔低介電常數層，形成位 于拋光后的通孔低介電常數層和通孔刻蝕阻擋層中的銅互連線；

步驟S7：在拋光后的包含有銅互連線的通孔低介電常數層上從下至上依次 淀積溝槽刻蝕阻擋層、溝槽低介電常數層、溝槽低介電常數保護層、溝槽金屬硬 掩膜層以及溝槽金屬硬掩膜低介電常數保護層；

步驟S8：在溝槽金屬硬掩膜低介電常數保護層之上采用旋涂法涂覆一層第 二光刻膠層，并進行光刻工藝，形成與后續步驟中所需的溝槽結構相應的開口；

步驟S9：通過步驟S8中形成的開口依次刻蝕溝槽金屬硬掩膜低介電常數保 護層以及溝槽金屬硬掩膜層，刻蝕停止于溝槽低介電常數保護層，形成位于溝槽 金屬硬掩膜低介電常數保護層中溝槽以及溝槽金屬硬掩膜層中的溝槽，并去除第 二光刻膠層；

步驟S10：通過溝槽金屬硬掩膜層，依次刻蝕溝槽低介電常數保護層、溝槽 低介電常數層和溝槽刻蝕阻擋層，形成溝槽結構，且上述的溝槽金屬硬掩膜低介 電常數保護層在制備所述溝槽結構的刻蝕工藝中被完全去除；

步驟S11：在溝槽金屬硬掩膜層之上以及溝槽結構的側壁和底部沉積第二金 屬阻擋層和第二銅籽晶層，并采用電化學鍍ECP工藝生長金屬銅；