[發(fā)明專利]一種大馬士革的集成方法有效
| 申請?zhí)枺?/td> | 201110272665.4 | 申請日： | 2011-09-15 |
| 公開（公告）號： | CN102446824B | 公開（公告）日： | 2014-02-05 |
| 發(fā)明（設(shè)計）人： | 陳玉文;李磊;胡友存;張亮;姬峰 | 申請（專利權(quán)）人： | 上海華力微電子有限公司 |
| 主分類號： | H01L21/768 | 分類號： | H01L21/768 |
| 代理公司： | 上海新天專利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 201210 上海市浦*** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 大馬士革 集成 方法 | ||
1.一種大馬士革的集成方法，其特征在于，包括以下的步驟：
步驟S1：在一層間介質(zhì)層中形成有金屬互連線，并在層間介質(zhì)層上從下至 上依次淀積有通孔刻蝕阻擋層、通孔低介電常數(shù)層、通孔低介電常數(shù)保護(hù)層、通 孔金屬硬掩膜層以及通孔金屬硬掩膜低介電常數(shù)保護(hù)層；
步驟S2：在通孔金屬硬掩膜低介電常數(shù)保護(hù)層之上涂覆一層光刻膠，并進(jìn) 行光刻工藝，形成位于光刻膠中的開口；
步驟S3：通過開口依次刻蝕通孔金屬硬掩膜低介電常數(shù)保護(hù)層以及通孔金 屬硬掩膜層，刻蝕終止于通孔低介電常數(shù)保護(hù)層，形成位于通孔金屬硬掩膜低介 電常數(shù)保護(hù)層中的通孔以及通孔金屬硬掩膜層中的通孔，并去除光刻膠層；
步驟S4：通過通孔金屬硬掩膜層，依次刻蝕通孔低介電常數(shù)保護(hù)層、通孔 低介電常數(shù)層和通孔刻蝕阻擋層，分別形成在豎直方向上位于層間介質(zhì)層中的金 屬互連線上方的通孔結(jié)構(gòu)，且上述的通孔金屬硬掩膜低介電常數(shù)保護(hù)層在制備所 述通孔結(jié)構(gòu)的刻蝕工藝中被完全去除；
步驟S5：在通孔金屬硬掩膜層之上以及通孔結(jié)構(gòu)的側(cè)壁和底部沉積金屬阻 擋層和銅籽晶層，金屬阻擋層和銅籽晶層與金屬互連線相接觸，并采用電化學(xué)鍍 ECP工藝生長金屬銅；
步驟S6：采用化學(xué)機械研磨法將金屬銅拋光至通孔低介電常數(shù)層，形成位 于拋光后的通孔低介電常數(shù)層和通孔刻蝕阻擋層中的銅互連線；
步驟S7：在拋光后的包含有銅互連線的通孔低介電常數(shù)層上從下至上依次 淀積溝槽刻蝕阻擋層、溝槽低介電常數(shù)層、溝槽低介電常數(shù)保護(hù)層、溝槽金屬硬 掩膜層以及溝槽金屬硬掩膜低介電常數(shù)保護(hù)層；
步驟S8：在溝槽金屬硬掩膜低介電常數(shù)保護(hù)層之上采用旋涂法涂覆一層第 二光刻膠層，并進(jìn)行光刻工藝，形成與后續(xù)步驟中所需的溝槽結(jié)構(gòu)相應(yīng)的開口；
步驟S9：通過步驟S8中形成的開口依次刻蝕溝槽金屬硬掩膜低介電常數(shù)保 護(hù)層以及溝槽金屬硬掩膜層，刻蝕停止于溝槽低介電常數(shù)保護(hù)層，形成位于溝槽 金屬硬掩膜低介電常數(shù)保護(hù)層中溝槽以及溝槽金屬硬掩膜層中的溝槽，并去除第 二光刻膠層；
步驟S10：通過溝槽金屬硬掩膜層，依次刻蝕溝槽低介電常數(shù)保護(hù)層、溝槽 低介電常數(shù)層和溝槽刻蝕阻擋層，形成溝槽結(jié)構(gòu)，且上述的溝槽金屬硬掩膜低介 電常數(shù)保護(hù)層在制備所述溝槽結(jié)構(gòu)的刻蝕工藝中被完全去除；
步驟S11：在溝槽金屬硬掩膜層之上以及溝槽結(jié)構(gòu)的側(cè)壁和底部沉積第二金 屬阻擋層和第二銅籽晶層，并采用電化學(xué)鍍ECP工藝生長金屬銅；
步驟S12：采用化學(xué)機械研磨法將金屬銅拋光至溝槽低介電常數(shù)層，形成位 于拋光后的溝槽低介電常數(shù)層和溝槽刻蝕阻擋層中的銅互連線。
2.如權(quán)利要求1所述的方法，其特征在于，構(gòu)成的通孔刻蝕阻擋層的材料 為SiN或SiC或SiOC或SiOCN或SiCN。
3.如權(quán)利要求1或2所述的方法，其特征在于，采用化學(xué)氣相沉積法淀積 通孔刻蝕阻擋層。
4.如權(quán)利要求1所述的方法，其特征在于，構(gòu)成的通孔低介電常數(shù)層的材 料為有機聚合物。
5.如權(quán)利要去4所述的方法，其特征在于，采用旋涂法將由有機聚合物構(gòu) 成的通孔低介電常數(shù)層淀積在通孔刻蝕阻擋層之上。
6.如權(quán)利要求1所述的方法，其特征在于，構(gòu)成通孔低介電常數(shù)層的材料 為二氧化硅基材料。
7.如權(quán)利要求6所述的方法，其特征在于，采用化學(xué)氣相沉積法淀積由二 氧化硅基材料構(gòu)成的通孔低介電常數(shù)層。
8.如權(quán)利要求1所述的方法，其特征在于，構(gòu)成通孔低介電常數(shù)保護(hù)層的 材料為SiO2.
9.如權(quán)利要求1或8所述的方法，其特征在于，采用物理氣相沉積法或者 化學(xué)氣相沉積法淀積通孔低介電常數(shù)保護(hù)層。
10.如權(quán)利要求1所述的方法，其特征在于，采用物理氣相沉積法或者化學(xué) 氣相沉積法淀積通孔金屬硬掩膜層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力微電子有限公司，未經(jīng)上海華力微電子有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201110272665.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置；專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
