[發明專利]具有屏蔽電磁干擾功能的層結構

有效

• 申請號: 201110266285.X
• 申請日: 2011-09-05
• 公開（公告）號: CN102916001A
• 公開（公告）日: 2013-02-06
• 發明（設計）人: 蔡明汎;李信宏;方柏翔
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/522
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明涉及一種集成電路制程與集成電路基板結構，尤指一種應用在集成電路制程中作為硅穿孔之間近端與遠程EMI(Electromagnetic?Interference)屏蔽的層結構。

背景技術

由于通訊、網絡、及計算機等各式可攜式(Portable)電子產品及其周邊產品輕薄短小的趨勢的日益重要，半導體制程上則不斷朝向積體化更高的制程演進，且該等電子產品也朝著多功能及高性能的方向發展，高密度的構裝結構為業者追求的目標。因此，半導體及封裝廠商開始將半導體構裝的發展轉向三維封裝技術，以進一步實現能夠支持這些更輕薄效能更佳的電子產品所需的高密度構裝系統。

三維封裝技術即所謂的三維(3D)集成電路(3D?integrated?circuit)，是將具有主動組件的多個層芯片或電路基板借由各種方式整合至單一集成電路上。具體而言，三維(3D)集成電路技術是將多個芯片以立體或三維的構裝方式共同設置于單一集成電路上。因此，在三維(3D)集成電路技術中需要高密度的電性互連技術，以于芯片的主動表面及/或背面設置電性接點，以提供立體堆棧及/或高密度的封裝。

硅穿孔(TSV)技術是目前用以實現三維(3D)集成電路的關鍵技術之一，借由設置在芯片或基板中作為垂直電性連接的硅穿孔，于給定面積上堆棧更多芯片，從而增加堆棧密度。此外，良好的硅穿孔設計能夠更有效地整合不同制程或者降低傳遞延遲，同時利用較短的互連長度降低功率消耗、增進效能、及增加傳輸頻寬。因此，硅穿孔技術使得芯片堆棧組合構造的技術能進一步朝向低功率、高密度及微縮化制程的趨勢邁進。

請參閱圖1，為描繪具有傳統硅穿孔結構的硅基板100的示意圖。如圖所示，該硅基板100形成有兩組硅穿孔102，104，其間并未設置有任何屏蔽電磁干擾結構。

然而，隨著芯片上硅穿孔的數量日益增加，且硅穿孔之間的間隙(pitch)越來越小，多個硅穿孔彼此之間可能產生某種程度的EMI效應，對整體芯片效能造成負面的影響。

請參閱圖2，為描繪如圖1所示的硅穿孔102，104之間所產生的遠程EMI效應的仿真結果。如圖所示，該硅穿孔102，104之間的遠程EMI(曲線S31T)在信號頻率為10GHz的情況下為-47.883dB，而在信號頻率為1GHz的情況下為-67.897dB。此外，圖3為描繪該硅穿孔102，104之間所產生的近端EMI效應的仿真結果。如圖所示，該硅穿孔102，104之間的近端EMI(曲線S41T)在信號頻率為10GHz的情況下為-45.448dB，而在信號頻率為1GHz的情況下為-65.168dB。

因此，如何提出一種可應用于三維(3D)集成電路系統中，同時能夠降低多個硅穿孔彼此之間的EMI效應所造成的影響，以避免上述種種缺失的層結構，實為目前各界亟欲解決的技術問題。

發明內容

有鑒于上述現有技術的缺點，本發明提供一種具有屏蔽電磁干擾功能的層結構，可應用于三維(3D)集成電路，有效地降低硅穿孔之間的近端EMI與遠程EMI效應，該層結構包括：本體；第一硅穿孔，其形成于該本體中，且于垂直方向上延伸穿過該本體；第二硅穿孔，其形成于該本體中，且與該第一硅穿孔平行，且延伸穿過該本體；以及多個屏蔽電磁干擾硅穿孔，各該屏蔽電磁干擾硅穿孔延伸穿過該本體，且其軸線與該本體表面夾一銳角，其中，該多個屏蔽電磁干擾硅穿孔構成至少一通過該第一硅穿孔與該第二硅穿孔之間的路徑，并與該第一及第二硅穿孔電性絕緣。

相較于現有技術，本發明不但能夠在三維(3D)集成電路的電性互連之間形成屏蔽電磁干擾墻，有效地達到降低EMI效應的效果，降低各輸入埠與各輸出埠之間可能產生的遠程EMI與近端EMI，避免因系統復雜度的增加而降低了電性信號的完整性，同時也可整合不同半導體制程，并且利用經縮減的互連長度來降低傳遞延遲及功率消耗，提升信號傳輸頻寬，借此進一步將三維(3D)集成電路的技術水平提升至下一個世代。

附圖說明

圖1為描繪具有傳統硅穿孔結構的硅基板的示意圖；

圖2顯示如圖1所示的硅穿孔之間所產生的遠程EMI效應的仿真結果；

圖3顯示如圖1所示的硅穿孔之間所產生的近端EMI效應的仿真結果；

圖4根據本發明實施例示意地描繪具有屏蔽電磁干擾結構的層結構的立體圖；

圖5顯示如圖4所示的硅穿孔之間所產生的遠程EMI效應的仿真結果；

圖6顯示如圖4所示的硅穿孔之間所產生的近端EMI效應的仿真結果；

圖7根據本發明實施例示意地描繪具有屏蔽電磁干擾結構的層結構的立體圖；