[發明專利]一種基于體電場調制的LDMOS器件

有效

• 申請號: 201110265578.6
• 申請日: 2011-09-08
• 公開（公告）號: CN102306659A
• 公開（公告）日: 2012-01-04
• 發明（設計）人: 胡佳賢;韓雁;張世峰;張斌
• 申請（專利權）人: 浙江大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 杭州天勤知識產權代理有限公司 33224
• 代理人: 胡紅娟

技術領域

本發明屬于半導體器件設計技術領域，具體涉及一種基于體電場調制的LDMOS器件。

背景技術

LDMOS(Lateral?Double-diffused?MOSFET，橫向擴散金屬氧化物半導體)器件由于源、柵和漏三個電極均在硅片的表面，易與集成電路中其他器件集成，因此常被廣泛應用于高壓功率集成電路(PIC)中，以滿足耐高壓、實現功率控制等方面的要求；與晶體管相比，LDMOS在關鍵的器件特性方面，如增益、線性度、開關性能、散熱性能以及減少級數等方面具有明顯的優勢。

眾所周知，LDMOS器件的擊穿電壓(Breakdown?Voltage，BV)由其橫向擊穿電壓和縱向擊穿電壓兩者中較低的一者決定；因此，優化橫向及縱向電場是獲得較高擊穿電壓的關鍵。很多技術已經被開發用于優化橫向電場，例如場限環、場板、橫向變摻雜、RESURF(Reduced?Surface?Field，降低表面電場)等，目前橫向電場的優化幾乎不再是問題。因此，LDMOS的擊穿電壓其實真正是受限于縱向擊穿電壓，為了得到更高的器件擊穿電壓，就必須優化縱向電場(相對于表面的橫向電場，縱向電場位于器件內，因此也被稱為體電場)。

圖1所示為一種傳統的LDMOS器件的結構，其縱向電場分布如圖2所示，由半導體物理可知，電壓為電場的積分，因此，圖2中的陰影部分的面積就是縱向擊穿電壓的值，這種LDMOS器件的縱向擊穿電壓相對較低；為了得到更高的器件擊穿電壓，就必須優化縱向電場，就是要增大陰影部分的面積。

張波、段寶興和李肇基在標題為具有n+浮空層的體電場降低LDMOS結構耐壓分析(半導體學報，Vol.27No.4Apr.2006)的文章中公開了一種基于浮空層降低體電場的LDMOS結構，該LDMOS結構如圖3所示，其在襯底中垂直方向上增加一層或多層與襯底摻雜類型相反的摻雜層；這樣相當于引入了多個PN結，每個PN結會引入一個電場，可把體內的縱向電場調制成如圖4所示的分布；從圖4中可知，相比于傳統的LDMOS器件的結構，其電場積分面積(即縱向擊穿電壓)有所提高，然而該電場分布并不是均勻的，電場峰值之間還有空白區域；因此，其電場積分面積還有進一步提高的可能性。

發明內容

針對現有技術所存在的上述技術缺陷，本發明提供了一種基于體電場調制的LDMOS器件，進一步提高整體器件的擊穿電壓，優化器件的整體性能。

一種基于體電場調制的LDMOS器件，包括第一導電類型襯底層和設于第一導電類型襯底上的第二導電類型漂移層；所述的第一導電類型襯底層內設有浮空區，所述的浮空區由若干第一導電類型浮空層和若干第二導電類型浮空層在水平方向上交替疊加而成。

所述的第一導電類型襯底層的摻雜濃度為1×10¹³～1×10²²atom/cm³。

所述的第二導電類型漂移層的摻雜濃度為1×10¹³～1×10²⁰atom/cm³。

所述的第一導電類型浮空層的摻雜濃度為1×10¹⁴～1×10²¹atom/cm³。

所述的第二導電類型浮空層的摻雜濃度為1×10¹⁴～1×10²¹atom/cm³。

所有第一導電類型浮空層的摻雜濃度不完全相同；或所有第一導電類型浮空層的摻雜濃度完全相同且與第一導電類型襯底層的摻雜濃度不同。

所述的第一導電類型襯底層的長度為0.1～400μm，厚度為0.1～1000μm；所述的第一導電類型浮空層或第二導電類型浮空層的長度為0.1～1000μm，厚度為0.1～200μm。

調節第一導電類型浮空層和第二導電類型浮空層的長度和厚度可優化LDMOS器件的縱向電場，控制提高器件的縱向擊穿電壓。

本發明通過在襯底層中添加交替排列的P/N浮空區，利用電荷補償的方法，優化了LDMOS器件的縱向電場，得到均勻的縱向電場分布，提高了整體器件的擊穿電壓，進一步優化了器件的性能。

附圖說明

圖1為傳統LDMOS器件的結構示意圖。

圖2為傳統LDMOS器件的縱向電場分布圖。

圖3為現有基于浮空層的LDMOS器件的結構示意圖。

圖4為現有基于浮空層的LDMOS器件的縱向電場分布圖。

圖5為本發明LDMOS器件的結構示意圖。