[發明專利]半導體集成電路及其控制方法

在審

• 申請號: 201110265437.4
• 申請日: 2011-09-08
• 公開（公告）號: CN102623068A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 尹泰植;李康設
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C29/44
• 分類號: G11C29/44;H01L25/065
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;許偉群

1.一種半導體集成電路，包括：

第一芯片；和

與所述第一芯片層疊在一起的第二芯片，

其中，第一存儲區形成在所述第二芯片上，而用于修復所述第一存儲區的失效的第二存儲區形成在所述第一芯片上。

2.如權利要求1所述的半導體集成電路，其中，所述第一芯片是主芯片而所述第二芯片是從芯片。

3.如權利要求1所述的半導體集成電路，其中，所述第一存儲區包括與所述第二存儲區的存儲器類型不同的存儲器類型。

4.如權利要求1所述的半導體集成電路，其中，所述第一芯片經由穿通硅通孔與所述第二芯片連接。

5.一種半導體集成電路，包括：

包括第一存儲區的從芯片；和

包括第二存儲區的主芯片，所述主芯片被配置為確定所述第一存儲區中是否已經發生失效，且根據確定結果而用所述第二存儲區的存儲器單元替換所述第一存儲區的失效存儲器單元。

6.如權利要求5所述的半導體集成電路，其中，所述主芯片被配置為向所述從芯片提供修復標志信號，所述修復標志信號規定用所述第二存儲區的存儲器單元替換所述第一存儲區的存儲器單元。

7.如權利要求6所述的半導體集成電路，其中，所述從芯片被配置為響應于所述修復標志信號來防止所述失效存儲器單元的激活。

8.如權利要求5所述的半導體集成電路，其中，所述主芯片被配置為防止所述第一存儲區在刷新操作中的激活。

9.如權利要求5所述的半導體集成電路，其中，所述第一存儲區包括與所述第二存儲區的存儲器類型不同的存儲器類型。

10.如權利要求5所述的半導體集成電路，還包括：

連接在所述主芯片與所述從芯片之間的穿通硅通孔。

11.一種半導體集成電路，包括：

包括第一存儲區的從芯片，所述第一存儲區具有正常單元，所述從芯片被配置為激活所述正常單元之中的與行地址信號相對應的正常單元；以及

包括第二存儲區的主芯片，所述第二存儲區具有替換所述正常單元的冗余單元，所述主芯片被配置為激活所述冗余單元之中的與所述行地址信號和修復地址信號的比較結果相對應的冗余單元。

12.如權利要求11所述的半導體集成電路，其中，所述主芯片被配置為向所述從芯片提供修復標志信號，所述修復標志信號規定所述行地址信號與所述修復地址信號相一致。

13.如權利要求12所述的半導體集成電路，其中，所述從芯片被配置為響應于所述修復標志信號來防止與所述行地址信號相對應的正常單元的激活。

14.如權利要求11所述的半導體集成電路，其中，所述主芯片被配置為防止所述第二存儲區在刷新操作中的激活。

15.如權利要求11所述的半導體集成電路，其中，所述第一存儲區包括與所述第二存儲區的存儲器類型不同的存儲器類型。

16.如權利要求11所述的半導體集成電路，還包括：

連接在所述主芯片與所述從芯片之間的穿通硅通孔。

17.如權利要求11所述的半導體集成電路，其中，所述第一存儲區被劃分成多個存儲體。

18.如權利要求17所述的半導體集成電路，其中，所述第二存儲區被劃分成多個存儲體，且所述存儲體的數量等于所述第一存儲區的存儲體的數量。

19.如權利要求17所述的半導體集成電路，其中，所述第二存儲區被劃分成多個存儲體，且所述存儲體的數量等于所述第一存儲區的存儲體的數量，且每個劃分的存儲區被劃分成存儲列。

20.如權利要求12所述的半導體集成電路，其中，所述主芯片包括：

地址信號切換單元，所述地址信號切換單元被配置為響應于激活信號和刷新信號來輸出外部地址信號或計數地址信號之一作為所述行地址信號；以及

冗余塊，所述冗余塊被配置為響應于所述行地址信號和存儲列刷新信號來選擇性地驅動所述第二存儲區的冗余主字線，并且產生所述修復標志信號。