[發明專利]半導體裝置

有效

• 申請號: 201110265405.4
• 申請日: 2011-09-08
• 公開（公告）號: CN102420242A
• 公開（公告）日: 2012-04-18
• 發明（設計）人: 小倉常雄
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L29/36;H01L29/739
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 黃劍鋒

1.一種半導體裝置，其特征在于，具備：

第1主電極；

第1半導體層，設在上述第1主電極上；

第1導電型基極層，設在上述第1半導體層上；

第2導電型基極層，設在上述第1導電型基極層上；

第1導電型的第2半導體層，設在上述第2導電型基極層上；

柵極絕緣膜，設在貫通上述第2導電型基極層而達到上述第1導電型基極層的溝槽的側壁上；

柵極電極，設在上述溝槽內的上述柵極絕緣膜的內側；以及

第2主電極，設在上述第2半導體層上，與上述第2半導體層電氣連接，

上述第2半導體層的最大雜質濃度是上述第2導電型基極層的最大雜質濃度的10倍以內。

2.如權利要求1所述的半導體裝置，其特征在于，

上述第2半導體層的最大雜質濃度是上述第2導電型基極層的最大雜質濃度的5倍以內。

3.如權利要求1所述的半導體裝置，其特征在于，

上述第2半導體層的最大雜質濃度是小于等于1×10¹⁸cm^-3。

4.如權利要求1所述的半導體裝置，其特征在于，

上述第2導電型基極層具有：

溝道區域，重疊在上述第2半導體層的下方；以及

接觸區域，不被上述第2半導體層覆蓋而與上述第2主電極相接觸。

5.如權利要求1所述的半導體裝置，其特征在于，

上述第1半導體層是第1導電型的漏極層。

6.如權利要求1所述的半導體裝置，其特征在于，

上述第1半導體層是第2導電型的集電極層。

7.如權利要求5所述的半導體裝置，其特征在于，

上述第2主電極具有：

表面電極，設在上述第2半導體層上，與上述第2半導體層的上表面相接觸；以及

埋入式電極，設在相鄰的上述溝槽間，鄰接于上述第2半導體層的側面及上述第2導電型基極層的側面。

8.如權利要求1所述的半導體裝置，其特征在于，還具備：

第2導電型的埋入層，有選擇地設在上述第1導電型基極層中；以及

埋入式電極，設在上述溝槽內的比上述柵極電極靠下方的底部上，與上述埋入層相接觸，并與上述第2主電極電氣連接。

9.如權利要求1所述的半導體裝置，其特征在于，還具備：

第2導電型的埋入層，有選擇地設在上述第1導電型基極層中；以及

埋入式電極，設在貫通上述第2導電型基極層而達到上述埋入層的第2溝槽內，與上述埋入層相接觸，并與上述第2主電極電氣連接。

10.一種半導體裝置，其特征在于，具備：

第1主電極；

第1半導體層，設在上述第1主電極上；

第1導電型基極層，設在上述第1半導體層上；

第2導電型基極層，設在上述第1導電型基極層上；

第1導電型的第2半導體層，設在上述第2導電型基極層上；

柵極絕緣膜，設在貫通上述第2導電型基極層而達到上述第1導電型基極層的溝槽的側壁上；

柵極電極，設在上述溝槽內的上述柵極絕緣膜的內側；以及

第2主電極，設在上述第2半導體層上，與上述第2半導體層電氣連接，

上述第2半導體層總電荷量是上述第2導電型基極層的總電荷量的10倍以內。

11.如權利要求10所述的半導體裝置，其特征在于，

上述第2半導體層總電荷量是上述第2導電型基極層的總電荷量的5倍以內。

12.如權利要求10所述的半導體裝置，其特征在于，

上述第2半導體層的每單位面積的電荷量是小于等于1×10¹⁴cm^-2。