[發(fā)明專利]基于長(zhǎng)短掃描鏈與JTAG接口的片上調(diào)試電路

無效

• 申請(qǐng)?zhí)枺?/td>: 201110263179.6
• 申請(qǐng)日: 2011-09-07
• 公開（公告）號(hào): CN102591760A
• 公開（公告）日: 2012-07-18
• 發(fā)明（設(shè)計(jì)）人: 畢卓;匡旭暉;徐美華
• 申請(qǐng)（專利權(quán)）人: 上海大學(xué)
• 主分類號(hào): G06F11/267
• 分類號(hào): G06F11/267
• 代理公司: 上海上大專利事務(wù)所(普通合伙) 31205
• 代理人: 何文欣

技術(shù)領(lǐng)域

????本發(fā)明涉及一種基于長(zhǎng)短掃描鏈與JTAG(Joint?Test?Action?Group，聯(lián)合測(cè)試行動(dòng)小組)接口的片上調(diào)試電路，具體的說是一種涉及微處理器核調(diào)試技術(shù)的領(lǐng)域。?

背景技術(shù)

隨著集成電路制造工藝的飛速發(fā)展,?微處理器核的發(fā)展也日新月異。當(dāng)今世界微處理器核的總體發(fā)展趨勢(shì)是功能越來越強(qiáng)大，工作頻率越來越高。特別是進(jìn)入21世紀(jì)，在一個(gè)硅片上實(shí)現(xiàn)一個(gè)更為復(fù)雜的系統(tǒng)的時(shí)代已來臨，這就是System?on?Chip(SoC)?，而嵌入式微處理器核是系統(tǒng)芯片的核心。嵌入式系統(tǒng)正以前所未有的速度廣泛應(yīng)用于各種領(lǐng)域，如：工業(yè)控制，信息家電，汽車電子，無線通信領(lǐng)域等。但是嵌入式系統(tǒng)的日益復(fù)雜化以及開發(fā)周期越來越短，開發(fā)和調(diào)試手段也發(fā)生了很大的改變。傳統(tǒng)的基于示波器、邏輯分析儀等工具的硬件調(diào)試方法已不能滿足調(diào)試的需求；對(duì)于較為復(fù)雜的設(shè)備，如處理器，為了觀察到它的內(nèi)部狀態(tài)，可以用帶有特殊調(diào)試和仿真功能的版本來代替實(shí)際的產(chǎn)品，從而觀察其內(nèi)部信號(hào)，提供了內(nèi)部狀態(tài)的可視性，但對(duì)于高度集成化的系統(tǒng)芯片，這種辦法亦不能滿足功能正確性調(diào)試和故障定位等要求。另一方面，正是由于芯片的集成度的提高，在芯片內(nèi)部增加專門用于調(diào)試的模塊是完全可行的。?

對(duì)嵌入式微處理器核系統(tǒng)的調(diào)試，基于JTAG的片上調(diào)試技術(shù)是運(yùn)用得最廣泛的一種。所述的片上調(diào)試指的是在處理器內(nèi)部嵌入額外的調(diào)試控制模塊，在特定觸發(fā)條件下使處理器進(jìn)入調(diào)試狀態(tài)。在該狀態(tài)下，被調(diào)試程序停止運(yùn)行，主機(jī)的調(diào)試器可以通過處理器提供的專用的調(diào)試通信接口訪問系統(tǒng)的各種資源，進(jìn)行調(diào)試操作。另外，JTAG是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議(IEEE?1149.1兼容)，主要用于芯片內(nèi)部測(cè)試，現(xiàn)在已擴(kuò)展成為了調(diào)試接口。標(biāo)準(zhǔn)的JTAG接口是5根線：TCK、TMS、TDI、TDO、TRST，分別為測(cè)試時(shí)鐘、模式選擇、測(cè)試數(shù)據(jù)輸入、測(cè)試數(shù)據(jù)輸出和復(fù)位信號(hào)線。如公告號(hào)為CN101162438，授權(quán)公開日2009年5月13日的中國(guó)發(fā)明專利說明書公開的一種名為“一種嵌入式處理器的調(diào)試技術(shù)”中的在線仿真模塊。采用JTAG技術(shù)提高傳輸速率，通過觸發(fā)處理器進(jìn)入中斷，實(shí)現(xiàn)對(duì)程序的單步和斷點(diǎn)的控制。現(xiàn)今包括ARM、飛思卡爾、IBM和國(guó)內(nèi)的龍芯處理器都開發(fā)了基于JTAG的調(diào)試接口。?

對(duì)于基于長(zhǎng)短掃描鏈與JTAG接口的片上調(diào)試電路，本發(fā)明的特點(diǎn)是使用長(zhǎng)短兩條掃描鏈與邏輯電路，實(shí)現(xiàn)靈活多樣的調(diào)試功能，且無需串行接口等目標(biāo)資源或特殊硬件，邊界掃描引腳可復(fù)用，不用增加引腳數(shù)量。與現(xiàn)有的片上調(diào)試電路相比本發(fā)明電路結(jié)構(gòu)清晰且簡(jiǎn)單，成本低廉，與嵌入式MIPS系統(tǒng)兼容。?

發(fā)明內(nèi)容

本發(fā)明的目的在于針對(duì)已有技術(shù)存在的缺陷，提供一種基于長(zhǎng)短掃描鏈與JTAG接口的片上調(diào)試電路，為微處理器核提供一種簡(jiǎn)單易行，高效的調(diào)試功能。解決調(diào)試傳輸速率慢，通信效率低的問題，并且模塊化的調(diào)試電路易于IP重用。?

為了解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案：一種基于長(zhǎng)短掃描鏈與JTAG接口的片上調(diào)試電路，包括調(diào)試接口模塊、調(diào)試異常控制模塊、調(diào)試暫存模塊和長(zhǎng)短掃描鏈模塊。其特征在于：所述的調(diào)試接口模塊與調(diào)試主機(jī)相連，接收運(yùn)行在主機(jī)上的調(diào)試軟件發(fā)出的調(diào)試命令和數(shù)據(jù)，并對(duì)接收到的命令進(jìn)行譯碼；然后通過長(zhǎng)短掃描鏈模塊將數(shù)據(jù)傳送給調(diào)試異常控制模塊或微處理器核；微處理器核與調(diào)試異常控制模塊相連。調(diào)試異常控制模塊輸出中斷信號(hào)控制微處理器核進(jìn)入調(diào)試模式，實(shí)現(xiàn)單步調(diào)試和軟件中斷或硬件中斷的功能。微處理器核響應(yīng)中斷，執(zhí)行異常處理程序，在調(diào)試結(jié)束后，調(diào)試暫存模塊恢復(fù)原執(zhí)行程序。?

所述的調(diào)試接口模塊包括指令寄存器、指令譯碼器、數(shù)據(jù)寄存器組、TAP控制器，多路選擇器1和多路選擇器2，調(diào)試接口模塊通過TDI,?TDO,?TMS,?TRST,?TCK五根線與調(diào)試主機(jī)相連，調(diào)試接口模塊的另一端與長(zhǎng)短掃描鏈模塊相連；所述的數(shù)據(jù)寄存器組包括旁路寄存器、微處理器號(hào)寄存器、掃描鏈選擇寄存器、長(zhǎng)掃描鏈寄存器和短掃描鏈寄存器，這些數(shù)據(jù)寄存器連接TDI線，另一端連接到多路選擇器1；所述的指令寄存器分別與指令譯碼器，多路選擇器2相連和TDI線相連，指令譯碼器連接著多路選擇器1，多路選擇器2分別與多路選擇器1和指令寄存器相連，多路選擇器2的另一端與TDO線相連；TAP控制器分別與TCK線、TMS線、TRST線、指令寄存器、指令譯碼器和多路選擇器2相連。?

所述的掃描鏈有兩條，長(zhǎng)掃描鏈和短掃描鏈分別于微處理器核和調(diào)試異常控制模塊相連。?