[發明專利]一種肖特基源漏雙柵結構MOSFET閾值電壓解析模型

有效

• 申請號: 201110260259.6
• 申請日: 2011-09-05
• 公開（公告）號: CN102270263A
• 公開（公告）日: 2011-12-07
• 發明（設計）人: 李佩成;梅光輝;胡光喜;倪亞路;劉冉
• 申請（專利權）人: 復旦大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于半導體技術領域，具體涉及一種計算肖特基源漏雙柵結構金屬-氧化物-半導體場效應晶體管（MOSFET）閾值電壓的模型。

背景技術

隨著集成電路芯片集成度不斷提高，器件幾何尺寸不斷縮小，MOSFET器件已經逐步從平面結構向非平面立體結構發展。而在各類非傳統平面器件結構中，雙柵結構MOSFET的柵極控制能力強，能夠更好抑制短溝道效應，降低器件的靜態功耗。肖特基源漏相對于摻雜的源漏具有更小的串聯電阻，因此，肖特基源漏MOSFET成為納米尺度器件理想的結構。由于以上優勢，對這種雙柵MOSFET結構創建解析模型變得尤為重要，并且其閾值電壓提取模型日益受到工業界關注。傳統體硅MOSFET閾值電壓模型已經不在適合，這對于新型多柵納米器件的建模與模擬帶來了新的挑戰。

閾值電壓V_th是MOSFET最為重要參數之一，閾值電壓的定義為：上柵所加電壓V_GSF使得硅表面處導帶E_C最低點與硅的費米能級重合時的電壓值，即最大表面電勢V_SFm=2Φ_Beff，V_GSF值為閾值電壓，為了使用電路模擬軟件能夠正確模擬電路特性，建立精確的閾值電壓模型是非常重要的。

發明內容

本發明目的在于提供一種形式簡潔、物理概念清晰，且精度高的肖特基源漏雙柵MOSFET閾值電壓模型。

本發明提出的肖特基源漏雙柵結構MOSFET閾值電壓解析模型，為電路模擬軟件提供一種快速精確解析雙柵結構模型。

對于全耗盡雙柵MOSFET,?當工作在耗盡區和弱反型還沒有達到強反型時候電勢分布主要是由于由不可移動的電離雜質決定的，可以忽略自由載流子的影響，本發明提出的閾值電壓模型這里作了耗盡近似假設。在閾值區和亞閾值區可移動電荷很少可以忽略，在溝道強反型開始之前，對于雙柵MOSFET溝道是全耗盡的，當溝道區P型摻雜，在溝道內應用高斯法則，其溝道區電勢分布可以表示為：

?(1)

其中E_SF為上表面橫向電場強度；V_SF、V_SB分別為體硅上、下界面處的表面電勢；V_FBF、V_FBB分別為上、下柵的平帶電壓；N_A為硅的摻雜濃度；t_si為硅體薄膜厚度；q為電子電量；V_GSF/V_GSB為上/下柵極所加電壓；ε_si為硅的相對介電常數，η為調節參數；C_fox、C_box分別為上、下柵氧化層單位面積電容。?

V_SB可以表示為：

???????????????????(2)

其中E_NOR(y)為硅溝道中縱向電場強度。由硅——二氧化硅界面處的電位移矢量連續，我們可以得到：

????????????????????(3)

將(2)和(3)帶入(1)可以得到：

????????????????????????????(4)