[發明專利]薄膜晶體管陣列面板

無效

• 申請號: 201110259413.8
• 申請日: 2011-09-05
• 公開（公告）號: CN102544026A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 崔永株;李禹根;尹甲洙;金己園;陳尚完;宋栽沅;朱迅
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/786;G02F1/1362;G02F1/1368
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

技術領域

本發明的示范實施方式涉及薄膜晶體管陣列面板。更具體地，本發明涉及具有氧化物半導體的薄膜晶體管陣列面板。

背景技術

薄膜晶體管(TFT)可以用作開關元件，用于獨立地驅動例如液晶顯示器或有機發光二極管顯示器的平板顯示器中的像素。平板顯示器中的薄膜晶體管陣列面板可以包括薄膜晶體管、連接到薄膜晶體管的像素電極、傳輸柵信號到薄膜晶體管的柵線以及傳輸數據信號的數據線。

薄膜晶體管可以包括：連接到柵線的柵電極；連接到數據線的源電極；連接到像素電極的漏電極；以及半導體層，設置在柵電極上且位于源電極與漏電極之間以形成薄膜晶體管的溝道。根據來自柵線的柵信號，數據信號可以從數據線傳輸到像素電極。薄膜晶體管的半導體層可以由多晶硅、非晶硅或氧化物半導體形成。

半導體層可以由氧化物半導體形成，使得柵絕緣層具有雙層。接觸氧化物半導體的柵絕緣層可以由硅氧化物形成。

與硅氮化物層處理時間相比較，相對厚的硅氧化物層可以具有慢的CVD沉積速率并且可以通過干蝕刻來處理，這會導致非常長的處理時間。

發明內容

本發明的示范實施方式提供了具有纖薄輪廓(slim?profile)的硅氧化物層的薄膜晶體管。

本發明的示范實施方式還提供了薄膜晶體管陣列面板的易做到的(facile)制造時間而沒有薄膜晶體管的特性的劣化。

本發明的示范實施方式公開了一種薄膜晶體管陣列面板，該薄膜晶體管陣列面板包括：基板；柵線，設置在基板上且包括柵電極；第一柵絕緣層，設置在柵線上且包括硅氮化物；第二柵絕緣層，設置在第一柵絕緣層上且包括硅氧化物；氧化物半導體，設置在第二柵絕緣層上；數據線，設置在氧化物半導體上且包括源電極；漏電極，設置在氧化物半導體上且面對源電極；以及像素電極，連接到漏電極。第二柵絕緣層的厚度大于或等于200且小于500

應當理解，以上的一般描述和隨后的詳細描述都是示范性的和說明性的并且旨在提供對所要求的本發明的進一步解釋。

附圖說明

附圖被包括以提供對本發明的進一步理解并且被并入本說明書中及構成本說明書的一部分，附圖示出了本發明的實施方式并與描述一起用于解釋本發明的原理。

圖1為根據本發明第一示范實施方式的薄膜晶體管陣列面板的布局圖。

圖2為沿圖1的線II-II截取的截面圖。

圖3為根據本發明第二示范實施方式的薄膜晶體管陣列面板的布局圖。

圖4為沿圖3的線IV-IV截取的截面圖。

圖5為示出根據示例1、示例2、比較例1、比較例2、比較例3和比較例4的薄膜晶體管的特性的圖形。

圖6為示出根據示例3和比較例1的薄膜晶體管的電特性的圖形。

圖7為示出根據示例3和比較例1的薄膜晶體管的Id-Vd曲線的圖形。

圖8為示出根據示例3和比較例1的薄膜晶體管的輸出曲線的圖形。

圖9為示出根據示例3和比較例1的薄膜晶體管的NBIS特性的圖形。

圖10為示出液晶面板的Von驅動特性的圖形，該液晶面板包括根據示例3和比較例1的薄膜晶體管陣列面板。

圖11為示出液晶面板的亮度變化的圖形，該液晶面板包括根據示例3和比較例1的薄膜晶體管陣列面板。

具體實施方式

在下文參照附圖更全面地描述本發明，附圖中示出了本發明的實施方式。然而，本發明可以以許多不同的形式實施而不應解釋為限于這里闡述的實施方式。然而，提供這些實施方式使得本公開徹底并將本發明的范圍完全地傳達給本領域技術人員。在附圖中，為了清楚可以放大層和區域的尺寸和相對尺寸。附圖中相似的附圖標記表示相似的元件。

將理解，當一元件或層被稱為在另一元件或層“上”、“連接到”或“耦接到”另一元件或層時，它可以直接在另一元件或層上，或者直接連接到或直接耦接到另一元件或層，或者可以存在中間元件或層。相反，當一元件被稱為“直接”在另一元件或層“上”、“直接連接到”或者“直接耦接到”另一元件或層時，不存在中間元件或層。

圖1為示出根據本發明示范實施方式的薄膜晶體管陣列面板的布局圖，圖2為沿圖1的II-II線截取的截面圖。

如圖1和圖2所示，傳輸柵信號的多條柵線121形成在絕緣基板110上，該絕緣基板110可以由透明玻璃或塑料制成。柵線121在水平方向上延伸并包括柵電極124。