[發明專利]保護電路和控制電路

有效

• 申請號: 201110258217.9
• 申請日: 2011-09-02
• 公開（公告）號: CN102981547A
• 公開（公告）日: 2013-03-20
• 發明（設計）人: 林哲民
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G05F1/613
• 分類號: G05F1/613
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 任默聞

1.一種保護電路，其特征在于，適用于減少漏電流，包括：

一第一PMOS晶體管，耦接在一第一電位節點和一節點之間，且具有耦接到一輸入節點的一第一柵極；

一第二PMOS晶體管，耦接在所述節點和一輸出節點之間，具有一第二柵極；

一第一NMOS晶體管，耦接在所述輸出節點和一接地節點之間，且具有耦接到所述輸入節點的一第三柵極；以及

一第二NMOS晶體管，耦接在所述輸入節點和所述第二柵極之間，且具有耦接到一第二電位節點的一第四柵極，

其中，所述接地節點提供一接地電位，所述第一電位節點提供一第一電位，所述第二電位節點提供一第二電位，且所述第一電位、所述第二電位皆高于所述接地電位。

2.如權利要求1所述的保護電路，其特征在于，所述輸入節點用以接收一輸入信號，而所述輸出節點用以產生一輸出信號。

3.如權利要求1所述的保護電路，其特征在于，所述第一電位高于所述第二電位。

4.如權利要求1所述的保護電路，其特征在于，一外部電位經由一泵轉換為所述第一電位。

5.如權利要求1所述的保護電路，其特征在于，一外部電位經由一線性穩壓器轉換為所述第二電位。

6.一種保護電路，其特征在于，適用于減少漏電流，包括：

一第一PMOS晶體管，耦接在一第一電位節點和一節點之間，且具有耦接到一輸入節點的一第一柵極；

一第二PMOS晶體管，耦接在所述節點和一輸出節點之間；

一第一NMOS晶體管，耦接在所述輸出節點和一接地節點之間，且具有耦接到所述輸入節點的一第三柵極；

一第一反相器，耦接到一第二電位節點；以及

一第二反相器，耦接到所述第二電位節點，

其中，所述輸入節點經由所述第一反相器和所述第二反相器耦接到所述第二PMOS晶體管的一第二柵極，所述接地節點提供一接地電位，所述第一電位節點提供一第一電位，所述第二電位節點提供一第二電位，且所述第一電位、所述第二電位皆高于所述接地電位。

7.如權利要求6所述的保護電路，其特征在于，所述輸入節點用以接收一輸入信號，而所述輸出節點用以產生一輸出信號。

8.如權利要求6所述的保護電路，其特征在于，所述第一電位高于所述第二電位。

9.如權利要求6所述的保護電路，其特征在于，一外部電位經由一泵轉換為所述第一電位。

10.如權利要求6所述的保護電路，其特征在于，一外部電位經由一線性穩壓器轉換為所述第二電位。

11.如權利要求6所述的保護電路，其特征在于，所述第一反相器包括：

一第三PMOS晶體管，耦接在所述第二電位節點和一第一輸出端之間，且具有耦接到一第一輸入端的一第四柵極；以及

一第二NMOS晶體管，耦接在所述第一輸出端和所述接地節點之間，且具有耦接到所述第一輸入端的一第五柵極，

其中所述第一輸入端耦接到所述輸入節點，而所述第一輸出端耦接到所述第二反相器。

12.如權利要求6所述的保護電路，其特征在于，所述第二反相器包括：

一第四PMOS晶體管，耦接在所述第二電位節點和一第二輸出端之間，且具有耦接到一第二輸入端的一第六柵極；以及

一第三NMOS晶體管，耦接在所述第二輸出端和所述接地節點之間，且具有耦接到所述第二輸入端的一第七柵極，

其中所述第二輸入端耦接到所述第一反相器，而所述第二輸出端耦接到所述第二PMOS晶體管的所述第二柵極。