[發明專利]保護電路和控制電路

有效

• 申請號: 201110258217.9
• 申請日: 2011-09-02
• 公開（公告）號: CN102981547A
• 公開（公告）日: 2013-03-20
• 發明（設計）人: 林哲民
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G05F1/613
• 分類號: G05F1/613
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 任默聞

技術領域

本發明涉及一種保護電路，特別是關于可減少漏電流的保護電路。

背景技術

柵極致漏極漏電流(gate?induced?drain?leakage，GIDL)對于互補式金屬氧化物半導體裝置(Complementary?Metal-Oxide-Semiconductor，CMOS)是一個重要的問題。柵極致漏極漏電流是一種不導通狀態(off-state)的電流，在當柵極和漏極之間的電位差增大時，柵極致漏極漏電流將變得更明顯，亦即互補式金屬氧化物半導體裝置將虛耗更多電力。

發明內容

為了解決柵極致漏極漏電流的問題，本發明提供一種保護電路和控制電路，可降低柵極和漏極之間的電位差，因而降低柵極致漏極漏電流。

本發明提供一種保護電路，適用于減少漏電流，包括：一第一PMOS晶體管，耦接在一第一電位節點和一節點之間，且具有耦接到一輸入節點的一第一柵極；一第二PMOS晶體管，耦接在上述節點和一輸出節點之間，具有一第二柵極；一第一NMOS晶體管，耦接在上述輸出節點和一接地節點之間，且具有耦接到上述輸入節點的一第三柵極；以及一第二NMOS晶體管，耦接在上述輸入節點和上述第二柵極之間，且具有耦接到一第二電位節點的一第四柵極，其中，上述接地節點提供一接地電位，上述第一電位節點提供一第一電位，上述第二電位節點提供一第二電位，且上述第一電位、上述第二電位皆高于上述接地電位。

另外，本發明提供一種保護電路，適用于減少漏電流，包括：一第一PMOS晶體管，耦接在一第一電位節點和一節點之間，且具有耦接到一輸入節點的一第一柵極；一第二PMOS晶體管，耦接在上述節點和一輸出節點之間；一第一NMOS晶體管，耦接在上述輸出節點和一接地節點之間，且具有耦接到上述輸入節點的一第三柵極；一第一反相器，耦接到一第二電位節點；以及一第二反相器，耦接到上述第二電位節點，其中，上述輸入節點經由上述第一反相器和上述第二反相器耦接到上述第二PMOS晶體管的一第二柵極，上述接地節點提供一接地電位，上述第一電位節點提供一第一電位，上述第二電位節點提供一第二電位，且上述第一電位、上述第二電位皆高于上述接地電位。

另外，本發明提供一種控制電路，適用于減少漏電流，包括：一第一PMOS晶體管，耦接在一第一電位節點和一第一節點之間，且具有耦接到一第二節點的一第一柵極；一第二PMOS晶體管，耦接在上述第一節點和一第三節點之間；一第一NMOS晶體管，耦接在上述第三節點和一接地節點之間，且具有耦接到上述第二節點的一第三柵極；一第二NMOS晶體管，耦接在上述第二節點和上述第二PMOS晶體管的一第二柵極之間，且具有耦接到一第二電位節點的一第四柵極；一反相器，耦接到上述第一電位節點，其中一輸入節點經由上述反相器耦接到上述第二節點；以及一功率柵控驅動電路，耦接到上述第二電位節點和上述第三節點，用以根據上述輸入節點接收的一輸入信號產生一第一輸出信號和一第二輸出信號，其中，上述接地節點提供一接地電位，上述第一電位節點提供一第一電位，上述第二電位節點提供一第二電位，且上述第一電位、上述第二電位皆高于上述接地電位。

本發明提供的保護電路，以及包括保護電路的控制電路，皆可減少柵極致漏極漏電流，降低了互補式金屬氧化物半導體裝置的電力消耗量，具有節省電能的好處。

附圖說明

此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，并不構成對本發明的限定。在附圖中：

圖1繪示本發明所述保護電路一實施例的示意圖；

圖2繪示本發明所述電位轉換電路一實施例的示意圖；

圖3繪示本發明所述保護電路另一實施例的示意圖；

圖4繪示本發明所述控制電路一實施例的示意圖。

附圖標號：

100、300～保護電路；?????????????200～電位轉換電路；

202～泵；????????????????????????204～線性穩壓器；

301、302、401～反相器；??????????400～控制電路；

402～功率柵控驅動電路；??????????GND～接地節點；

IN、GIN～輸入節點；

M1、M2、M5、M7、M9～PMOS晶體管；

M3、M4、M6、M8、M10、M11、M12～NMOS晶體管；

N1、N2、N3、NA～節點；

NV1～第一電位節點；??????????????NV2～第二電位節點；