[發明專利]半導體器件及其制作方法

無效

• 申請號: 201110255757.1
• 申請日: 2011-08-31
• 公開（公告）號: CN102969270A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 毛智彪;胡友存
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及集成電路制造領域，特別涉及一種半導體器件及其制作方法。

背景技術

隨著半導體芯片的集成度不斷提高，晶體管的特征尺寸隨之不斷縮小。當進入到130納米技術節點之后，受到鋁的高電阻特性的限制，銅互連逐漸替代鋁互連成為金屬互連的主流。由于銅的干法刻蝕工藝不易實現，銅互連線的制作方法不能像鋁互連線那樣通過刻蝕金屬層而獲得，現在廣泛采用的銅互連線的制作方法是稱作大馬士革工藝的鑲嵌技術。該大馬士革工藝包括只制作金屬導線的單大馬士革工藝和同時制作通孔(也稱接觸孔)和金屬導線的雙大馬士革工藝。具體的說，單大馬士革結構(也稱單鑲嵌結構)僅是把單層金屬導線的制作方式由傳統的方式(金屬刻蝕+介質層填充)改為鑲嵌方式(介質層刻蝕+金屬填充)，而雙鑲嵌結構則是將通孔以及金屬導線結合在一起，如此只需一道金屬填充步驟。制作雙鑲嵌結構的常用方法一般有以下幾種：全通孔優先法(Full?VIA?First)、半通孔優先法(Partial?VIA?First)、金屬導線優先法(Full?Trench?First)以及自對準法(Self-alignment?method)。

如圖1所示，現有的一種金屬導線制作工藝包括如下步驟：首先，在半導體襯底100上首先沉積介質層110；然后通過光刻和刻蝕工藝在介質層110中形成金屬導線槽；隨后沉積金屬層，所述金屬層填充到金屬導線槽內并且在所述介質層110表面也沉積了金屬；接著，進行化學機械研磨(CMP)工藝去除所述介質層110上的金屬，從而在所述金屬導線槽內制成了金屬導線140。

如上所述，在大馬士革工藝中需要利用化學機械研磨工藝，以最終形成鑲嵌在介質層110中的金屬導線140。然而，因為金屬和介質層材料的移除率一般不相同，因此對研磨的選擇性會導致不期望的凹陷(dishing)和侵蝕(erosion)現象。凹陷時常發生在金屬減退至鄰近介質層的平面以下或超出鄰近介質層的平面以上，侵蝕則是介質層的局部過薄。凹陷和侵蝕現象易受圖形的結構和圖形的密度影響。因此，為了達到均勻的研磨效果，要求半導體襯底上的金屬圖形密度盡可能均勻，而產品設計的金屬圖形密度常常不能滿足化學機械研磨均勻度要求。目前，解決的方法是在版圖的空白區域填充冗余金屬圖案來使版圖的圖形密度均勻化，從而在介質層110中形成金屬導線140的同時還形成冗余金屬(dummy?metal)150，如圖2所示。但是，冗余金屬雖然提高了圖形密度的均勻度，但是卻不可避免地引入了額外的金屬層內和金屬層間的耦合電容。

發明內容

本發明提供一種半導體器件及其制作方法，以有效地減少冗余金屬填充引入的金屬層內和金屬層間的耦合電容。

為解決上述技術問題，本發明提供一種半導體器件的制作方法，包括：

提供半導體襯底，所述半導體襯底包括冗余金屬區和非冗余金屬區；

在半導體襯底上形成介質層；

減薄非冗余金屬區上的介質層；

刻蝕所述介質層以形成冗余金屬槽和金屬導線槽，所述冗余金屬槽的深度小于所述金屬導線槽的深度；

在所述冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層；以及

進行化學機械研磨工藝直至暴露出所述介質層的表面，以形成冗余金屬和金屬導線，所述冗余金屬的高度小于所述金屬導線的高度。

可選的，在所述的半導體器件的制作方法中，利用光刻和刻蝕的方式減薄非冗余金屬區上的介質層。

可選的，在所述的半導體器件的制作方法中，刻蝕所述介質層以形成冗余金屬槽和金屬導線槽的步驟包括：同時刻蝕所述冗余金屬區和非冗余金屬區上的介質層，以同時形成冗余金屬槽和金屬導線槽，所述冗余金屬槽的深度小于所述金屬導線槽的深度。

可選的，在所述的半導體器件的制作方法中，刻蝕所述介質層以形成冗余金屬槽和金屬導線槽的步驟包括：

刻蝕所述非冗余金屬區上的介質層形成通孔；

同時刻蝕所述冗余金屬區和非冗余金屬區上的介質層，以同時形成冗余金屬槽和金屬導線槽，所述冗余金屬槽的深度小于所述金屬導線槽的深度。

可選的，在所述的半導體器件的制作方法中，刻蝕所述介質層以形成冗余金屬槽和金屬導線槽的步驟包括：

在所述介質層上形成硬掩膜層；

刻蝕所述硬掩膜層形成硬掩膜層槽并去除所述冗余金屬區上的硬掩膜層；

刻蝕所述非冗余金屬區上的介質層以在所述硬掩膜層槽的位置形成通孔；