[發(fā)明專利]一種半導(dǎo)體結(jié)構(gòu)及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110252276.5
• 申請(qǐng)日: 2011-08-30
• 公開（公告）號(hào): CN102956700A
• 公開（公告）日: 2013-03-06
• 發(fā)明（設(shè)計(jì)）人: 尹海洲;朱慧瓏;駱志炯
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京漢昊知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11370
• 代理人: 朱海波

1.一種半導(dǎo)體結(jié)構(gòu)，包括，

半導(dǎo)體基體，所述半導(dǎo)體基體位于絕緣層上，所述絕緣層位于半導(dǎo)體襯底上；

源漏區(qū)，所述源漏區(qū)接于所述半導(dǎo)體基體的相對(duì)的第一側(cè)面；

柵極，所述柵極位于所述半導(dǎo)體基體的相對(duì)的第二側(cè)面上；

絕緣塞，所述絕緣塞位于所述絕緣層上并嵌于所述半導(dǎo)體基體中；

外延層，所述外延層夾在所述絕緣塞和所述半導(dǎo)體基體之間，對(duì)于NMOS器件，所述外延層為SiC；對(duì)于PMOS器件，所述外延層為SiGe。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于：還包括溝道層，

所述溝道層夾在所述第二側(cè)面與所述外延層之間，和/或

所述溝道層夾在所述第二側(cè)面與所述絕緣塞之間。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于：在所述第二側(cè)面和所述絕緣塞之間夾有掩膜層，在垂直于所述半導(dǎo)體襯底的方向上，所述溝道層夾于所述絕緣層和所述掩膜層之間。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于：在垂直于所述第二側(cè)面的方向上，所述外延層的厚度為5nm～40nm。

5.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體結(jié)構(gòu)，其特征在于：在垂直于所述半導(dǎo)體襯底的方向上，所述柵極和/或所述絕緣塞至少高于所述溝道層。

6.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體結(jié)構(gòu)，其特征在于：所述絕緣塞材料為氮化硅、氧化硅、氮氧化硅中的一種或其組合。

7.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體結(jié)構(gòu)，其特征在于：對(duì)于NMOS器件，所述絕緣塞具有壓應(yīng)力；對(duì)于PMOS器件，所述絕緣塞具有拉應(yīng)力。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于：所述第一側(cè)面與所述第二側(cè)面垂直。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于：在所述SiGe中，Ge的原子數(shù)百分比的取值范圍為10％～70％；在所述SiC中，C的原子數(shù)百分比的取值范圍為0.2％～2％。

10.一種半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，包括：

在半導(dǎo)體襯底上形成絕緣層；

在絕緣層上形成半導(dǎo)體基底；

形成柵極，所述柵極位于所述半導(dǎo)體基底的相對(duì)的第二側(cè)面上；

形成源漏區(qū)，所述源漏區(qū)接于所述半導(dǎo)體基底的相對(duì)的第一側(cè)面；

去除所述半導(dǎo)體基底內(nèi)部分材料，以在所述半導(dǎo)體基底內(nèi)形成空腔，所述空腔暴露所述絕緣層；

在所述空腔中選擇性外延SiGe或SiC，形成外延層；

在空腔中形成絕緣塞。

11.根據(jù)權(quán)利要求10所述的方法，其特征在于，

形成所述半導(dǎo)體基底的步驟包括：

在所述絕緣層上形成第一半導(dǎo)體層、停止層、圖形化的犧牲層和保護(hù)層以及環(huán)繞所述圖形化的犧牲層和保護(hù)層的第一側(cè)墻；

以所述第一側(cè)墻為掩膜，形成圖形化的所述停止層和所述第一半導(dǎo)體層；

確定源漏區(qū)并去除覆蓋所述源漏區(qū)的所述第一側(cè)墻、所述保護(hù)層和所述犧牲層，暴露所述停止層；

形成環(huán)繞所述保護(hù)層和所述犧牲層的第二側(cè)墻；

此時(shí)，在所述半導(dǎo)體基底內(nèi)形成空腔的步驟包括：

以所述第一側(cè)墻和所述第二側(cè)墻為掩膜，去除所述保護(hù)層、所述犧牲層、所述第一半導(dǎo)體層，所述停止層材料與所述保護(hù)層、所述犧牲層、所述第一半導(dǎo)體層、所述第一側(cè)墻和所述第二側(cè)墻材料不同。

12.根據(jù)權(quán)利要求10所述的方法，其特征在于：在垂直于所述半導(dǎo)體襯底的方向上，所述絕緣塞至少高于圖形化的所述第一半導(dǎo)體層。

13.根據(jù)權(quán)利要求10所述的方法，其特征在于，在垂直所述第二側(cè)面方向上，所述外延層至少形成在所述空腔的一邊的內(nèi)壁上，所述外延層至少覆蓋圖形化的所述第一半導(dǎo)體層。

14.根據(jù)權(quán)利要求10所述的方法，其特征在于：在垂直于所述第二側(cè)面的方向上，所述外延層的厚度為5nm～40nm。

15.根據(jù)權(quán)利要求10所述的方法，其特征在于：所述第一側(cè)面與所述第二側(cè)面垂直。

16.根據(jù)權(quán)利要求10所述的方法，其特征在于：所述絕緣塞材料為氮化硅、氧化硅、氮氧化硅中的一種或其組合。

17.根據(jù)權(quán)利要求10所述的方法，其特征在于：對(duì)于NMOS器件，所述外延層為SiC，C的原子數(shù)百分比的取值范圍為0.2％～2％；對(duì)于PMOS器件，所述外延層為SiGe，Ge的原子數(shù)百分比的取值范圍為10％～70％。