[發明專利]具有介電帽層的無過孔薄膜電阻器

無效

• 申請號: 201110251563.4
• 申請日: 2011-08-23
• 公開（公告）號: CN102376405A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 林廷芳;牛成玉;O·勒內爾;C·梁
• 申請（專利權）人: 意法半導體有限公司;意法半導體公司
• 主分類號: H01C7/00
• 分類號: H01C7/00;H01C7/06;H01L23/522;H01L21/02
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;董典紅

技術領域

本公開針對薄膜電阻器，并且更具體地針對具有介電帽層的薄膜電阻器，其中該薄膜電阻器電連接相鄰互連的導電層。

背景技術

精密電阻器為用于各種精密電子設備(諸如起搏器、打印機以及測試或測量儀器)的集成電路提供了穩定的電阻。每個電子設備利用特定的電阻值并且在不同的條件下操作。制造商通過控制電阻器的尺寸并且通過使用具有低溫度系數和低電壓系數的材料來為每個電子設備定制精確的電阻值。然而，這些精密電阻器的性能通常受到操作條件(如溫度和電壓)變化的影響。制造商力求實現關于電阻和尺寸的緊密的容限以更好地獲得精確、穩定的電阻。

常規的精密電阻器包括擴散電阻器和激光微調多晶硅電阻器。擴散電阻器使得摻雜劑被引入襯底中的多晶硅電阻器層中，從而在襯底中形成摻雜的有源區域，諸如P阱或P體。高歐姆多晶硅電阻器具有在每攝氏度百萬分之1,000和3,000范圍內的電阻溫度系數以及在1k歐姆/平方和10k歐姆/平方范圍內的電阻。此外，由于載流子被激活，摻雜的多晶硅層的電阻隨溫度而改變，這可能引起跟隨操作溫度的性能漂移。

摻雜的電阻器層的長度和寬度、擴散的深度以及摻雜劑的電阻率控制所實現的特定電阻。結隔離技術將擴散電阻器與襯底中的其他元件隔離。這些占用襯底上寶貴空間的隔離技術最小化了p-n結的空間電荷效應的不良影響，該空間電荷效應可能使電阻隨著操作電壓和頻率改變而變化。為補償電阻中的這些改變，制造商通常包括與電阻器相鄰的附加電路，從而使用圍繞電阻器的更多襯底面積。

激光微調去除或剪切掉多晶硅電阻器層的部分以增加電阻。更具體地，激光改變電阻器的形狀以實現所希望的電阻值。和擴散電阻器一樣，激光微調電阻器使用襯底的較大面積以便實現精確的電阻器值。較大面積尺度還允許這些電阻器向襯底耗散熱量。對這些電阻器的尺寸要求影響了集成電路中的器件的密度。作為集成電路的持續小型化的結果，制造商力求減小精密電阻器的空間要求。

除水平空間要求之外，這些精密電阻器影響了相關聯的電子器件的垂直空間要求。例如，圖1是已知的電子器件10，該電子器件具有通過多個過孔16連接到上層金屬層14的精密電阻器12，正如授予Hill等人的美國專利No.7,410,879中所公開的那樣。該電子器件包括形成在襯底20上的第一金屬層18。精密電阻器形成在第一介電層22上，第一介電層22疊置于第一金屬層18和襯底20上。在形成過孔16之前，在精密電阻器12的末端26之上形成電阻器頭端接觸結構24。電阻器頭端接觸結構24包括鈦鎢層28和第二介電層30。

薄膜電阻器層一般地蒸發或濺射在襯底20上，然后被圖形化和刻蝕以形成電阻器12。為了進行操作，電阻器需要對末端26進行電連接，這需要兩個掩膜層，一個用以使電阻器12成形，一個用以形成電阻器頭端接觸結構24。這些電阻器頭端接觸結構24在過孔刻蝕期間保護電阻器，該過孔刻蝕將把上層金屬層14電連接到電阻器12。

第三介電層32形成為疊置于精密電阻器12、電阻器頭端接觸結構24和第一介電層22上。該多個過孔16形成為通過第三介電層32并且填充有導電材料以將精密電阻器12電連接到上層金屬層14。使精密電阻器12與第一金屬層18被第一介電層22隔開并且使精密電阻器12與上層金屬層14隔開限制了制造商減小電子器件的尺寸的能力。更具體地，使第一金屬層18和電阻器12被第一介電層22隔開向電子器件10添加了顯著的垂直尺度。

圖2是用于形成精密電阻器而不需要將上層金屬層連接到電阻器的過孔的已知技術的等距視圖。電子器件40具有直接形成在鋁層44的暴露部分上和平坦化的介電層46上的氮化鉭電阻器42，正如授予Morris的美國專利No.5,485,138中所公開的那樣。鋁層44形成在較低層級介電層48上，較低層級介電層48形成在砷化鎵襯底50上。

形成電阻器42的工藝包括直接在較低層級介電層48上淀積鋁層44，然后對鋁進行圖形化和刻蝕以形成金屬線路。然后，在鋁層44之上形成介電層46。平坦化步驟使介電層46的頂表面平滑。隨后，暴露鋁層44頂部的1埃和1,000埃之間的面積。然后，淀積氮化鉭層并對其進行刻蝕以形成氮化鉭電阻器42。在圖2中可以清楚地看到，電阻器42顯著大于鋁層44，這向電子器件40添加了附加的垂直尺度。