[發(fā)明專利]具有介電帽層的無過孔薄膜電阻器無效
| 申請?zhí)枺?/td> | 201110251563.4 | 申請日： | 2011-08-23 |
| 公開（公告）號： | CN102376405A | 公開（公告）日： | 2012-03-14 |
| 發(fā)明（設(shè)計）人： | 林廷芳;牛成玉;O·勒內(nèi)爾;C·梁 | 申請（專利權(quán)）人： | 意法半導體有限公司;意法半導體公司 |
| 主分類號： | H01C7/00 | 分類號： | H01C7/00;H01C7/06;H01L23/522;H01L21/02 |
| 代理公司： | 北京市金杜律師事務所 11256 | 代理人： | 王茂華;董典紅 |
| 地址： | 新加坡*** | 國省代碼： | 新加坡;SG |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 介電帽層 無過 薄膜 電阻器 | ||
1.一種薄膜電阻器結(jié)構(gòu)，包括：
在襯底之上的薄膜電阻器，所述薄膜電阻器具有小于200埃的厚度；以及
在所述薄膜電阻器之上的介電帽層，所述介電帽層具有小于600埃的厚度。
2.根據(jù)權(quán)利要求1的薄膜電阻器結(jié)構(gòu)，其中所述薄膜電阻器是鉻硅并且所述介電帽層是氮化硅。
3.根據(jù)權(quán)利要求1的薄膜電阻器結(jié)構(gòu)，其中所述薄膜電阻器將第一互連和第二互連的側(cè)壁電連接在一起，所述第一互連在所述襯底之上與所述第二互連隔開。
4.根據(jù)權(quán)利要求1的薄膜電阻器結(jié)構(gòu)，其中所述薄膜電阻器具有在負的每攝氏度百萬分之10和正的每攝氏度百萬分之10范圍內(nèi)的電阻溫度系數(shù)。
5.根據(jù)權(quán)利要求1的薄膜電阻器結(jié)構(gòu)，其中所述薄膜電阻器層形成在所述襯底之上的介電層上。
6.根據(jù)權(quán)利要求5的薄膜電阻器，其中所述襯底之上的所述介電層是氮化硅。
7.根據(jù)權(quán)利要求5的薄膜電阻器，其中所述襯底之上的所述介電層是二氧化硅。
8.一種方法，包括：
在襯底之上形成與第二互連隔開的第一互連，所述形成包括：
在所述襯底之上形成第一導體；
在所述第一導體之上形成第二導體；以及
通過去除所述第一導體和所述第二導體的部分來限定所述第一互連和所述第二互連，并且分別形成所述第一互連和所述第二互連的第一側(cè)壁和第二側(cè)壁，所述第一側(cè)壁和所述第二側(cè)壁垂直于所述襯底；
在所述第一互連和所述第二互連之上形成電阻性層；
在所述電阻性層之上形成介電帽層；以及
形成帶帽層的薄膜電阻器，所述帶帽層的薄膜電阻器將所述第一互連和所述第二互連的所述第一導體電連接在一起，所述形成包括去除所述電阻性層和所述介電帽層的部分。
9.根據(jù)權(quán)利要求8的方法，其中所述帶帽層的薄膜電阻器包括在所述第一互連和所述第二互連之間的所述襯底之上的第一部分以及垂直于所述第一部分的第二部分，所述第二部分分別鄰接所述第一互連和所述第二互連的所述第一側(cè)壁和所述第二側(cè)壁。
10.根據(jù)權(quán)利要求8的方法，其中所述帶帽層的薄膜電阻器的頂表面低于所述襯底的頂表面。
11.根據(jù)權(quán)利要求8的方法，其中形成所述電阻性層包括通過濺射來淀積鉻硅膜。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于意法半導體有限公司;意法半導體公司，未經(jīng)意法半導體有限公司;意法半導體公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201110251563.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
