[發明專利]晶體管及其形成方法

無效

• 申請號: 201110247769.X
• 申請日: 2011-08-24
• 公開（公告）號: CN102956493A
• 公開（公告）日: 2013-03-06
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/311;H01L29/78;H01L29/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，更具體地，本發明涉及一種晶體管及其形成方法。

背景技術

金屬-氧化物-半導體(MOS)晶體管是半導體制造中的最基本器件，其廣泛適用于各種集成電路中，根據主要載流子以及制造時的摻雜類型不同，分為NMOS和PMOS晶體管。

現有技術提供了一種晶體管的形成方法。請參考圖1至圖3，為現有技術的晶體管的形成方法剖面結構示意圖。

請參考圖1，提供襯底01，對所述襯底01進行離子注入，并對其進行熱處理，形成阱區001；對所述襯底01進行離子注入形成離子區002，所述離子區002位于襯底01表面，以進行閾值電壓的調節；所述襯底01上形成柵極氧化層02和柵極03，所述柵極氧化層02和柵極03構成柵極結構。

接著，請參考圖2，在柵極結構兩側的襯底01內形成輕摻雜區04，所述輕摻雜區04通過離子注入并熱處理形成。

接著，請參考圖3，在柵極結構兩側的襯底01上形成柵極結構的側墻05。以所述側墻05為掩模，對所述襯底01進行源/漏區重摻雜注入(S/D)，并對其進行熱處理，在柵極結構兩側的襯底100內形成源區/漏區06。

在公開號為CN101789447A的中國專利申請中可以發現更多關于現有形成晶體管的技術信息。

在實際中發現，現有方法形成的晶體管源/漏區和襯底間的結電容和結電流較高，晶體管的性能不理想。

發明內容

本發明解決的技術問題是提供一種提高晶體管性能的晶體管及其形成方法。

為了解決上述問題，本發明提供一種晶體管的形成方法，包括：提供襯底；在襯底中埋入平行于襯底表面的介質條；在所述介質條上形成摻雜區。

可選地，所述襯底中埋入平行于襯底表面的介質條的步驟包括：圖形化襯底，形成位于襯底中的開口；在所述開口的底部和側壁上形成介質層；去除開口側壁上的介質層，形成位于開口底部的介質條；向所述開口中填充襯底材料直至填滿所述開口。

可選地，所述在所述開口的底部和側壁上形成介質層的步驟包括：通過沉積或熱生長的方法形成所述介質層。

可選地，所述去除開口側壁上的介質層的步驟包括：在開口底部的介質層上形成光刻膠圖形，所述光刻膠圖形僅露出開口側壁上的介質層；以所述光刻膠圖形為掩模，通過干刻去除開口側壁上的介質層。

可選地，所述去除開口側壁上的介質層的步驟包括：在開口底部的介質層上形成光刻膠圖形，所述光刻膠圖形除了露出開口側壁上的介質層，還露出開口底部的部分介質層；以所述光刻膠圖形為掩模，通過干刻去除開口側壁上的介質層以及開口底部的部分介質層。

可選地，所述開口的深度在0.1～0.3微米的范圍內。

可選地，所述介質條的厚度在3～100納米的范圍內。

相應地，本發明還提供一種晶體管，包括：襯底，位于襯底上的柵極結構，形成于襯底中位于柵極結構兩側的摻雜區，位于摻雜區和襯底交界面處、與襯底表面平行的介質條。

可選地，所述摻雜區包括分別位于柵極結構兩側的源區和漏區，所述介質條包括分別位于源區和襯底交界處的第一介質條、漏區和襯底交界處的第二介質條。

可選地，所述第一介質條和第二介質條的材料包括氧化硅或氮化硅。

可選地，第一介質條、第二介質條的厚度在3～100納米的范圍內。

可選地，第一介質條、第二介質條之間的距離在15～130納米的范圍內。

與現有技術相比，本發明具有以下優點：位于襯底和摻雜區之間介質條可以增加襯底和摻雜區之間結電容的厚度，從而減小所述結電容。

附圖說明

圖1至圖3為現有技術的晶體管的形成方法示意圖；

圖4是本發明晶體管形成方法一實施方式的流程示意圖；

圖5至圖13是本發明晶體管形成方法的一實施例示意圖；

圖14是本發明晶體管形成方法的另一實施例的流程示意圖；

圖15是本發明晶體管一實施例結構示意圖。

具體實施方式

在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。

其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，所述示意圖只是實例，其在此不應限制本發明保護的范圍。