[發明專利]半導體集成器件形成方法

有效

• 申請號: 201110247674.8
• 申請日: 2011-08-26
• 公開（公告）號: CN102290376A
• 公開（公告）日: 2011-12-21
• 發明（設計）人: 顧靖
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種半導體集成器件形成方法，其特征在于，包括：

提供半導體襯底，所述半導體襯底具有第一區域和與第一區域相對的第二區域，所述第一區域的半導體襯底表面形成有第一層氧化硅層，所述第一層氧化硅層表面形成有第一多晶硅層，所述第一多晶硅層表面形成有第二層氧化硅層，所述第二區域的半導體襯底表面形成有隔離層；

利用同一形成工藝，在所述第二層氧化硅層和隔離層表面形成第二多晶硅層；

去除所述第一區域的部分的第二多晶硅層、第二層氧化硅層、第一多晶硅層、第一層氧化硅層，直至暴露出所述半導體襯底，形成第一溝槽，在所述第一溝槽內依次形成氧化硅側墻、隧穿氧化層、多晶硅字線，形成分柵式閃存；

去除所述第二區域的部分的第二多晶硅層，形成多晶硅電阻。

2.如權利要求1所述的半導體集成器件形成方法，其特征在于，還包括：利用同一形成工藝形成覆蓋所述第二區域的第二多晶硅層表面的掩膜層和覆蓋所述第一區域的第二多晶硅層表面的犧牲氮化硅層。

3.如權利要求2所述的半導體集成器件形成方法，其特征在于，所述犧牲氮化硅層和掩膜層的材料為氮化硅。

4.如權利要求2所述的半導體集成器件形成方法，其特征在于，所述犧牲氮化硅層和掩膜層在同一刻蝕工藝中除去。

5.如權利要求2所述的半導體集成器件形成方法，其特征在于，形成所述分柵式閃存的具體步驟包括：

所述犧牲氮化硅層內形成有開口，沿所述開口，分步對所述第一層氧化硅層、第一多晶硅層、第二層氧化硅層、第二多晶硅層進行第一刻蝕，直到暴露出所述半導體襯底，形成第一溝槽；

在所述第一層氧化硅層、第一多晶硅層、第二層氧化硅層、第二多晶硅層、犧牲氮化硅層側壁表面形成氧化硅側墻，在所述氧化硅側墻之間的第二溝槽的側壁和底部表面形成隧穿氧化層，利用多晶硅填充所述第二溝槽形成多晶硅字線；

對所述第一區域的犧牲氮化硅層、第一層氧化硅層、第一多晶硅層、第二層氧化硅層和第二多晶硅層進行第二刻蝕直至暴露出半導體襯底，形成分柵式閃存。

6.如權利要求5所述的半導體集成器件形成方法，其特征在于，利用第二刻蝕工藝對所述第一區域的第二多晶硅層進行刻蝕的同時，刻蝕所述第二區域的第二多晶硅層。

7.如權利要求1所述的半導體集成器件形成方法，其特征在于，形成所述多晶硅電阻的具體步驟包括：

去除位于第二區域的部分第二多晶硅層直至暴露出隔離層；

在所述第二多晶硅層表面形成鈍化層，所述鈍化層暴露出部分所述第二多晶硅層表面；

在所述鈍化層暴露出的所述第二多晶硅層表面形成金屬硅化物；

在所述第二多晶硅層、鈍化層、金屬硅化物的表面和側壁形成第三層氧化硅層，形成多晶硅電阻。

8.如權利要求7所述的半導體集成器件形成方法，其特征在于，還包括，在所述第三層氧化硅層和分柵式閃存側壁形成側墻。

9.如權利要求8所述的半導體集成器件形成方法，其特征在于，位于所述第三層氧化硅層和分柵式閃存側壁的側墻在同一形成工藝中完成。

10.如權利要求7所述的半導體集成器件形成方法，其特征在于，還包括，在所述第二多晶硅層表面形成鈍化層的同時，利用同一形成工藝，在所述半導體襯底、分柵式閃存表面形成鈍化層，以所述鈍化層為掩膜，在所述半導體襯底的其他區域形成晶體管。

11.如權利要求7所述的半導體集成器件形成方法，其特征在于，所述鈍化層層的厚度范圍為

12.如權利要求1所述的半導體集成器件形成方法，其特征在于，所述第一區域為形成分柵式閃存的區域，所述第二區域為形成多晶硅電阻的區域。