[發(fā)明專利]一種鍺硅外延層生長方法

在審

• 申請?zhí)枺?/td>: 201110247542.5
• 申請日: 2011-08-24
• 公開（公告）號: CN102956445A
• 公開（公告）日: 2013-03-06
• 發(fā)明（設計）人: 涂火金
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/20
• 分類號: H01L21/20;H01L21/336
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發(fā)明涉及一種半導體制造方法，特別涉及一種鍺硅外延層生長方法。

背景技術

目前，半導體制造工業(yè)主要在硅襯底的晶片(wafer)器件面上生長器件，例如，金屬氧化物半導體場效應晶體管(Metal-Oxide?Semiconductor?Field?Effect?Transistor，MOSFET)器件結構包括有源區(qū)、源極、漏極和柵極，其中，所述有源區(qū)位于半導體硅襯底中，所述柵極位于有源區(qū)上方，所述柵極兩側的有源區(qū)中進行離子注入形成源極和漏極，柵極下方具有導電溝道，所述柵極和導電溝道之間有柵極電介質層。根據(jù)離子注入的不同類型，空穴型金屬氧化物半導體場效應晶體管(PMOS)和電子型金屬氧化物半導體場效應晶體管(NMOS)。

多年以來，沿著摩爾定律提供的途徑，人們一直采用對MOSFET進行等比例微縮來增加器件速度，然而隨著MOSFET尺寸的縮小，常規(guī)的等比例微縮方法遇到了以短溝道效應為核心的一系列問題。例如，電源電壓的等比例縮小在降低動態(tài)功耗的同時如何增大驅動電流(Idsat)密度的問題，因此如何提高載流子遷移率(PMOS內的空穴和NMOS內的電子)成為保持MOSFET性能的關鍵。

由于無應變的硅襯底中空穴的平均遷移率比電子低三倍，所以提高PMOS導電溝道內的空穴遷移率成為關注的焦點。

近年來，應變工程技術(strain?engineering)被認為是一個將摩爾定律延伸的關鍵技術之一。所謂應變技術，即通過引入局部單向拉伸或壓縮型應力到MOSFET的導電溝道，提升MOSFET的導電溝道內載流子遷移率，從而在柵極電介質層厚度變薄或保持不變的情況下使驅動電流大幅增長，最終提高MOSFET的器件性能。對硅襯底中的導電溝道而言，能夠產生局部單向應變的可用結構有SiGe和Si_yC_1-y，必須針對PMOS和NMOS分別設計局部單向應變的結構。其中，對PMOS引入壓縮型應力增加空穴的遷移率稱為局部單向壓縮型應變，而對NMOS引入拉伸型應力提高電子的遷移率稱為局部單向拉伸性應變。

目前得到應用的應變工程技術主要有：沉積拉伸或壓縮型應力的氮化硅(SiN)覆蓋層；在淺溝槽隔離(STI)和金屬化前電介質(PMD)結構中增加拉伸或壓縮型應力的氧化物層，以及鍺硅(SiGe)外延層填充刻蝕或升高的源、漏極區(qū)域。

SiGe外延層填充刻蝕的源、漏極區(qū)域(Recessed?SiGe?S/D)是一種被廣泛應用的應變工程技術，該方法先部分刻蝕去除PMOS器件結構中柵極兩側的源、漏極，再通過選擇性外延生長的方法在刻蝕后的源、漏極上方生長SiGe外延層，由SiGe外延層導入的壓縮型應力被傳導至MOSFET的導電溝道，最終提高PMOS中空穴的遷移率。

在PMOS的源、漏極區(qū)域選擇性外延生長SiGe外延層具有以下幾個優(yōu)點：第一，如上文所述，SiGe的晶格常數(shù)不同于Si從而使硅襯底中的導電溝道產生應變，用于提高空穴載流子的遷移率；第二，SiGe具有比Si更小的禁帶寬度，這樣在半導體和硅化物(Silicide)之間的勢壘降低；第三，鍺增加了摻雜元素(dopant)在Si中的溶入從而減小了源、漏極區(qū)域的電阻以及擴散電阻，并減小了硼元素(B)的擴散。正是這三個因素，提升了MOSFET的驅動電流，增加了器件速度。

許多因素會影響源、漏極上方的SiGe外延層對導電溝道施加的壓縮性應力，既敏感于MOSFET的幾何尺寸，也敏感于具體的生產工藝。對于MOSFET的幾何尺寸，包括溝道長度，器件寬度，柵極至STI的距離以及柵極周圍側墻(spacer)的厚度。對于具體的工藝參數(shù)所產生的溝道應力則主要取決于三個方面：SiGe中Ge的含量；源、漏極區(qū)域刻蝕的深度以及刻蝕的形狀。

現(xiàn)有技術中在PMOS的源、漏極區(qū)域選擇性外延生長SiGe外延層工藝包括以下3個步驟，結合圖2～4說明現(xiàn)有技術中外延生長SiGe外延層的工藝流程：

步驟100、根據(jù)半導體工藝需要對晶片進行預處理；

本步驟中，對晶片的預處理包括去除硅襯底表面的氧化層以及雜質，對于重摻雜的硅襯底則必須考慮是否需要背封(backseal)以減少后續(xù)選擇性外延生長過程中的自摻雜現(xiàn)象。一般都需要通入氫氣(H₂)并烘烤(bake)的步驟，其目的在于原位(in-situ)去除硅襯底表面的氧化層和其他雜質，為后續(xù)的外延沉積準備潔凈的硅襯底表面。