[發(fā)明專利]包括互連級的集成電路

無效

• 申請?zhí)枺?/td>: 201110246308.0
• 申請日: 2011-08-24
• 公開（公告）號: CN102376710A
• 公開（公告）日: 2012-03-14
• 發(fā)明（設(shè)計）人: B.芬克;H.吉特勒;G.佐杰爾
• 申請（專利權(quán)）人: 英飛凌科技股份有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L23/522
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 曲寶壯;盧江

1.一種集成電路，包含：

至少第一、第二、第三和第四互連級；其中

第一互連級包括電耦合到半導(dǎo)體基板內(nèi)形成的半導(dǎo)體器件的第一端子的多個第一互連區(qū)域且還包括電耦合到半導(dǎo)體器件的第二端子的多個第二互連區(qū)域；

第二互連級包括第三互連區(qū)域，該第三互連區(qū)域包括多個第一孔；

第三互連級包括第四互連區(qū)域，該第四互連區(qū)域包括多個第二孔；

第四互連級包括第一接觸區(qū)域和第二接觸區(qū)域，該第一接觸區(qū)域經(jīng)由第四互連區(qū)域和通過第三互連區(qū)域中的多個第一孔延伸的第一接觸電耦合到第一互連級的第一互連區(qū)域，該第二接觸區(qū)域經(jīng)由第三互連區(qū)域和通過第四互連區(qū)域中的多個第二孔延伸的第二接觸電耦合到第一互連級的第二互連區(qū)域。

2.根據(jù)權(quán)利要求1所述的集成電路，其中：

該第一互連區(qū)域包括彼此平行延伸的第一金屬線且該第二互連區(qū)域包括彼此平行延伸的第二金屬線，該第一和第二金屬線彼此交替地布置。

3.根據(jù)權(quán)利要求1所述的集成電路，還包含：

第一接觸區(qū)域上的第一結(jié)合引線和第二接觸區(qū)域上的第二結(jié)合引線。

4.根據(jù)權(quán)利要求1所述的集成電路，其中第四互連級包括具有3μm和50μm之間的厚度的金屬層。

5.根據(jù)權(quán)利要求1所述的集成電路，其中第四互連級和第一互連級之間的厚度比在5至30之間。

6.根據(jù)權(quán)利要求1所述的集成電路，其中第四互連級包括Cu。

7.根據(jù)權(quán)利要求1所述的集成電路，其中沿著橫向方向的第一孔之間的節(jié)距對應(yīng)于沿著相同橫向方向的第二孔之間的節(jié)距。

8.根據(jù)權(quán)利要求7所述的集成電路，其中第三互連區(qū)域中的第一孔和第四互連區(qū)域中的第二孔以偏移圖案布置。

9.根據(jù)權(quán)利要求1所述的集成電路，其中第一端子是FET的源極端子且第二端子是FET的漏極端子。

10.根據(jù)權(quán)利要求9所述的集成電路，其中FET是橫向DMOS功率晶體管。

11.根據(jù)權(quán)利要求1所述的集成電路，其中第一端子是二極管的陽極端子且第二端子是二極管的陰極端子。

12.根據(jù)權(quán)利要求4所述的集成電路，其中互連級的數(shù)目是4。

13.根據(jù)權(quán)利要求1所述的集成電路，其中半導(dǎo)體器件在半導(dǎo)體基板的第一有源區(qū)域內(nèi)形成，且其中第三和第四互連區(qū)域中的每一個至少覆蓋80%的第一有源區(qū)域。

14.根據(jù)權(quán)利要求1所述的集成電路，還包含包括硅的氧化物的多個介電夾層，且其中第一至第三互連級中的每一個包括Al。

15.根據(jù)權(quán)利要求1所述的集成電路，其中第一接觸中的每一個與第三互連區(qū)域電絕緣且包括由第三互連級的材料形成的一部分，且第二接觸中的每一個與第四互連區(qū)域電絕緣且包括由第四互連級的材料形成的一部分。

16.根據(jù)權(quán)利要求1所述的集成電路，其中第三和第四互連區(qū)域中的每一個是連續(xù)區(qū)域。

17.一種集成電路，包含：

包括連續(xù)上互連區(qū)域的上互連級，該連續(xù)上互連區(qū)域包括多個上接觸孔；

包括連續(xù)下互連區(qū)域的下互連級，該連續(xù)下互連區(qū)域包括多個下接觸孔；

通過下接觸孔延伸到上互連區(qū)域的第一接觸；以及

通過上接觸孔延伸到下互連區(qū)域的第二接觸。

18.根據(jù)權(quán)利要求17所述的集成電路，其中第一接觸中的每一個與下互連區(qū)域電絕緣且包括由下互連級的材料形成的一部分，且第二接觸中的每一個與上互連區(qū)域電絕緣且包括由上互連級的材料形成的一部分。

19.根據(jù)權(quán)利要求17所述的集成電路，其中第二接觸中的每一個電耦合到布置在上互連級上方的接觸區(qū)域，接觸區(qū)域的厚度是下互連級的厚度的至少5至30倍。

20.根據(jù)權(quán)利要求17所述的集成電路，其中上互連區(qū)域電耦合到布置在下互連級下方的互連級的多個第一導(dǎo)線，且下互連區(qū)域電耦合到布置在下互連級下方的互連級的多個第二導(dǎo)線，第一和第二導(dǎo)線彼此交替地布置。

21.根據(jù)權(quán)利要求17所述的集成電路，其中下接觸孔和上接觸孔以偏移圖案布置。