[發明專利]PCB的蝕刻方法和PCB在制板

有效

• 申請號: 201110244583.9
• 申請日: 2011-08-23
• 公開（公告）號: CN102958279A
• 公開（公告）日: 2013-03-06
• 發明（設計）人: 陳文德;鄭朝屹;奉小飛
• 申請（專利權）人: 北大方正集團有限公司;珠海方正科技高密電子有限公司
• 主分類號: H05K3/06
• 分類號: H05K3/06;H05K1/02
• 代理公司: 北京英賽嘉華知識產權代理有限責任公司 11204
• 代理人: 王達佐

技術領域

本發明涉及PCB制造技術領域，具體而言，涉及一種PCB的蝕刻方法和PCB在制板。

背景技術

在相關技術的PCB制造過程中，需要在PCB的圖形表面鍍閃金層。閃金層通常是指厚度在0.05～0.08μm的金層，可使PCB上的線路，或PCB上連接的器件之間具有較好的電連通性。鍍閃金層的工藝通常包括在PCB的金屬層上鍍鎳層，在鎳層上鍍閃金層。由于閃金層較薄，后續在閃金層上焊接電子器件時，閃金層在高溫下熔化，使得電子器件與閃金層下的鎳層焊接在一起。

PCB上的線路圖形的制作過程通常包括：在金屬層上覆蓋干膜，將圖形轉移到干膜上，在干膜的圖形上鍍上閃金層，去除閃金層周圍的干膜以曝露金屬層，以所述閃金層作為抗蝕刻層進行蝕刻，蝕刻掉閃金層周圍的金屬層，從而使金屬層形成線路圖形。發明人發現，由于電鍍金沉積速度較快，金層晶格較大，所以在蝕刻閃金層周圍金屬的過程中，蝕刻藥水容易從閃金層表面滲入到下一層的鎳層上，存在腐蝕鎳層的問題。受到腐蝕的鎳層，在后續焊接電子器件過程中，存在焊接不緊密的現象，導致焊接的電子器件性能受到影響。

發明內容

本發明旨在提供一種PCB的蝕刻方法和PCB在制板，以解決蝕刻藥水會從閃金層表面滲入到下一層的鎳層上，從而腐蝕鎳層，影響焊接的問題。

在本發明的實施例中，提供一種PCB的蝕刻方法，所述方法包括：在所述PCB在制板的金層上覆蓋抗蝕刻的干膜；對所述PCB在制板進行蝕刻。

進一步地，在所述蝕刻之前還包括對所述干膜至少執行一次空壓膜工藝。

進一步地，在覆蓋所述干膜之后進一步包括：采用7～8級的曝光尺強度對所述干膜曝光。

進一步地，在所述覆蓋之前，水洗并風干所述PCB在制板。

進一步地，所述金層的厚度為0.05～0.08μm。

進一步地，在所述PCB在制板的金層上覆蓋抗蝕刻的干膜之前進一步包括：將線路的圖形轉移到所述PCB在制板的銅箔表面，按照所述轉移的圖形，在所述銅箔表面上形成鎳層，在所述鎳層上形成所述金層。

進一步地，所述覆蓋的干膜窄于所述金層，并距所述金層的圖形的外緣相差1mil～1.5mil。

在本發明的實施例中，提供一種PCB在制板，所述PCB在制板表面的金屬層上覆蓋金層，所述金層上覆蓋干膜。

進一步地，所述干膜窄于金層，并距所述金層的圖形外緣相差1mil～1.5mil。

進一步地，所述金屬層包括所述PCB在制板的銅箔層、以及所述銅箔層上的鎳層；所述金層覆蓋的區域包括在所述銅箔層上轉移的線路圖形的區域。

由于在金層上覆蓋干膜后蝕刻，干膜可防止蝕刻藥水從金層表面滲入到金層下的鎳層上，避免鎳層被蝕刻藥水腐蝕。后續在金層表面焊接電子器件時，由于鎳層沒有被蝕刻藥水腐蝕，可與電子器件緊密焊接在一起，焊接上的電子器件性能不會受到焊接的影響。

附圖說明

此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中：

圖1示出了本發明實施例中鍍有金層的PCB的局部示意圖；

圖2示出了本發明實施例中PCB制作的流程圖；

圖3示出了本發明實施例中在金層上覆蓋干膜的PCB局部示意圖；

圖4示出了本發明實施例中蝕刻PCB后的局部示意圖。

具體實施方式

下面將參考附圖并結合實施例，來詳細說明本發明。

本發明的實施例包括：

步驟1：在PCB在制板的金層上覆蓋抗蝕刻的干膜；

步驟2：對PCB在制板進行蝕刻。

由于在金層上覆蓋干膜后蝕刻，干膜可防止蝕刻藥水從金層表面滲入到金層下的鎳層上，避免鎳層被蝕刻藥水腐蝕。后續在金層表面焊接電子器件時，由于鎳層沒有被蝕刻藥水腐蝕，可與電子器件緊密焊接在一起，焊接上的電子器件性能不會受到焊接的影響。

優選地，參見圖1，實施例包括：

S21：清洗鍍金的PCB；

參見圖2中鍍金后的PCB的局部示意圖。在PCB上具有銅箔層11，在銅箔層11上覆蓋有金層12。

采用純水清洗PCB，在清洗后，風干PCB。在清洗過程中，如果生產線上具有火山灰磨刷，應將其關閉，避免磨損金面。如果生產線上具有酸洗、微蝕段，應當關閉，避免腐蝕金面。

優選地，在所述PCB在制板的金層上覆蓋抗蝕刻的干膜之前進一步包括：