[發明專利]半導體裝置及其制作方法

有效

• 申請號: 201110238815.X
• 申請日: 2011-08-19
• 公開（公告）號: CN102956453B
• 公開（公告）日: 2017-02-22
• 發明（設計）人: 蔡騰群;吳俊元;劉志建;簡金城;林進富
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/8238;H01L29/423;H01L27/092
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 彭久云

技術領域

本發明涉及一種半導體裝置及其制作方法，尤指一種具有應變硅溝道區的半導體裝置及其制作方法。

背景技術

隨著金屬氧化物半導體(metal-oxide-semiconductor，MOS)晶體管元件尺寸持續地縮小，已知技術提出以立體或非平面(non-planar)的晶體管元件例如多柵極場效晶體管(multiple?gate?field?effect?transistor，multiple?gate?FET)元件取代平面晶體管元件的解決方式。由于多柵極場效晶體管元件的立體結構可增加柵極與鰭狀硅基體的接觸面積，因此，可進一步增加柵極對于溝道區域的載流子控制，從而降低小尺寸元件面臨的由源極引發的能帶降低(draininduced?barrier?lowering，DIBL)效應以及短溝道效應(short?channel?effect)。此外，由于多柵極場效晶體管元件中同樣長度的柵極具有更大的溝道寬度，因而可獲得加倍的漏極驅動電流。

因此，為符合高集成度、高效能和低耗電的半導體元件設計潮流以及產品需求，如何制作新穎的多柵極場效晶體管元件以增進電性表現仍為相關技術者所欲研究的課題。

發明內容

本發明的目的之一在于提供一種具有應變硅溝道區的半導體裝置及其制作方法。

本發明的優選實施例是提供一種制作半導體裝置的方法，包括下列步驟。首先，提供具有第一有源區域以及第二有源區域半導體基底。形成至少一第一鰭狀結構于第一有源區域上，而整個第一鰭狀結構具有第一應力。形成至少一第二鰭狀結構于第二有源區域上，而整個第二鰭狀結構具有不同于第一應力的第二應力。

本發明的另一優選實施例是提供一種半導體裝置，包括：半導體基底，具有至少一第一有源區域以及至少一第二有源區域。其中，至少一第一鰭狀結構設置于第一有源區域，以及至少一第二鰭狀結構設置于第二有源區域。第一鰭狀結構具有第一應力，且第二鰭狀結構具有不同于第一應力的第二應力。

本發明以離子注入工藝搭配選擇性外延生長工藝形成具有應變硅外延層的鰭狀結構，可避免已知應變硅外延層工藝中蝕刻、清洗等步驟對已形成結構造成的損傷，以及減少清洗溶液、蝕刻液及化學溶劑的殘留對半導體裝置的電性表現的不良影響。另外，本發明亦提出將具有應變硅外延層的鰭狀結構與金屬柵極工藝做進一步整合，形成新穎的多柵極場效晶體管元件以增進晶體管的速度效能及電性表現。

附圖說明

圖1至圖3為本發明優選實施例的形成鰭狀結構的示意圖。

圖4至圖9為本發明優選實施例的形成半導體裝置的示意圖。

圖10為本發明優選實施例的半導體裝置的示意圖。

附圖標記說明

10????半導體基底??????????????????11????NMOS區

13????PMOS區??????????????????????15????硬掩模

16????半導體層????????????????????17????介電層

18????鰭狀結構????????????????????19????淺溝槽隔離

20????虛置柵極????????????????????21????介電層

22????柵極材料層??????????????????28????蓋層

32????間隙壁??????????????????????34????源極/漏極區

36????接觸洞蝕刻停止層????????????38????內層介電層

42????高介電常數柵極介電層????????44????功函數金屬層

46????金屬導電層??????????????????48????金屬柵極

50????第一功函數金屬層????????????52????第二功函數金屬層

54????第一柵極????????????????????56????第二柵極

58????第一鰭狀結構????????????????60????第二鰭狀結構

具體實施方式

為使熟習本發明所屬技術領域的一般技術人員能更進一步了解本發明，下文特列舉本發明的優選實施例，并配合附圖，詳細說明本發明的構成內容及所欲達成的功效。