[發(fā)明專利]內(nèi)交織地址的處理方法、遞推序列處理方法及其相關(guān)裝置

有效

• 申請?zhí)枺?/td>: 201110238063.7
• 申請日: 2011-08-18
• 公開（公告）號: CN102957493A
• 公開（公告）日: 2013-03-06
• 發(fā)明（設(shè)計）人: 劉彬
• 申請（專利權(quán)）人: 上海華為技術(shù)有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 深圳市深佳知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44285
• 代理人: 彭愿潔;李文紅

1.一種內(nèi)交織地址的遞推序列處理方法，其中，遞推序列s(j)＝(v*s(j-1))mod?p，其特征在于，所述方法包括：

將所述遞推序列s(j)中的所有項按照自變量j的順序劃分成用于分別計算的至少兩段，計算所述遞推序列的每段第一項的值，并將所述每段第一項的值進行存儲；

對所述遞推序列的每段除了第一項以外的其他項按照所述自變量j的順序進行如下處理：

獲取所述遞推序列的每段當(dāng)前項的前一項的值，并將所述前一項的值乘以系數(shù)v；

將所述得到的乘積對p進行求模運算，得到所述當(dāng)前項的值，將所述當(dāng)前項的值進行存儲；

其中，在進行當(dāng)前項的求模運算時，同時開始執(zhí)行下一段對應(yīng)項的乘法運算。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述對得到的乘積對p進行求模運算包括：將所述得到的乘積依次減去p-1的相應(yīng)倍數(shù)。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述將遞推序列s(j)的所有項劃分成的段的個數(shù)等于計算遞推序列的每一項的過程所花費的時鐘個數(shù)。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述遞推序列s(j)的所有項劃分成的每段的項數(shù)盡量相等。

5.一種內(nèi)交織地址的遞推序列處理裝置，其中，遞推序列s(j)＝(v*s(j-1))mod?p，其特征在于，將遞推序列s(j)中的所有項按照自變量j的順序劃分成用于分別計算的至少兩段，所述裝置包括：存儲器、乘法運算模塊和求模運算模塊；

所述存儲器用于存儲預(yù)先計算的遞推序列的每段第一項的值，還用于存儲已經(jīng)計算完成的其他項的值；

所述乘法運算模塊和求模運算模塊分別用于對所述遞推序列的每段除了第一項以外的其他項按照所述自變量j的順序進行如下處理：

所述乘法運算模塊從存儲器中獲取每段當(dāng)前項的前一項的值，并將其乘以系數(shù)v；

所述求模運算模塊用于將所述乘法運算模塊得到的乘積對p進行求模運算，從而得到當(dāng)前項的值，然后將其發(fā)送至所述存儲器存儲；

其中，所述求模運算模塊在對當(dāng)前項進行求模運算的時候，所述乘法運算模塊開始執(zhí)行下一段對應(yīng)項的乘法運算。

6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述求模運算模塊包括串聯(lián)在一起的至少一個減法子模塊、和與每個減法子模塊相配合的判斷子模塊；

每個減法子模塊用于在與其配合的判斷子模塊判斷出當(dāng)前接收到的數(shù)大于p-1的相應(yīng)倍數(shù)時，將接收到的數(shù)減去該p-1的相應(yīng)倍數(shù)，否則不做任何處理直接向下傳遞。

7.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述遞推序列s(j)的所有項劃分成的每段的項數(shù)盡量相等。

8.一種內(nèi)交織地址的處理方法，其特征在于，包括：

按照如權(quán)利要求1至4中任意一項所述的內(nèi)交織地址的遞推序列處理方法得到遞推序列s(j)的各項的值；

根據(jù)所述得到的遞推序列的各項的值計算交織地址。

9.根據(jù)權(quán)利要求8所述的處理方法，其特征在于，所述根據(jù)得到的遞推序列的各項的值計算交織地址包括：

兩個交織地址運算電路根據(jù)所述得到的遞推序列的各項的值分別計算交織地址的兩部分，所述交織地址的兩部分是按照行將交織地址矩陣分成兩部分得到的。

10.一種基站，包括如權(quán)利要求5至7任一項所述的裝置。